[發(fā)明專利]CMOS器件的IDDQ測(cè)試

有效

• 申請(qǐng)?zhí)枺?/td>: 201180060400.6
• 申請(qǐng)日: 2011-11-29
• 公開（公告）號(hào): CN103261902A
• 公開（公告）日: 2013-08-21
• 發(fā)明（設(shè)計(jì)）人: 薛真成
• 申請(qǐng)（專利權(quán)）人: 晶像股份有限公司
• 主分類號(hào): G01R31/28
• 分類號(hào): G01R31/28
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 高見

相關(guān)申請(qǐng)

本申請(qǐng)涉及2010年12月17日提交的美國(guó)臨時(shí)專利申請(qǐng)No.61/424,572和2011年11月16日提交的美國(guó)非臨時(shí)專利申請(qǐng)No.13/298,001并要求其優(yōu)先權(quán)，并且此類申請(qǐng)通過引用納入于此。

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施例一般涉及半導(dǎo)體器件的測(cè)試領(lǐng)域，尤其涉及用于一CMOS器件的IDDQ測(cè)試的方法、裝置和系統(tǒng)。

背景

在半導(dǎo)體器件的制造中，相當(dāng)數(shù)量的器件可能被證明是有缺陷。因?yàn)榘雽?dǎo)體器件世代的本質(zhì)，有缺陷的器件一般會(huì)迅速地顯現(xiàn)出來。由于此原因，這類器件的測(cè)試重要的是標(biāo)識(shí)有缺陷的器件。

然而，測(cè)試具有實(shí)際上的限制。如果制造商或?qū)嶒?yàn)室無法迅速地、準(zhǔn)確地并以合理的成本測(cè)試半導(dǎo)體器件，則測(cè)試將是不可能的。

針對(duì)制造缺陷對(duì)CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)的測(cè)試可能包括IDDQ測(cè)試。IDDQ測(cè)試是一種基于電流的測(cè)試方法，且知其對(duì)于檢測(cè)被常用的結(jié)構(gòu)測(cè)試(諸如永駐與延遲測(cè)試)錯(cuò)失的缺點(diǎn)是有效的。此類測(cè)試透過不同的程序而測(cè)量靜態(tài)中的供電電流(Idd)。IDDQ測(cè)試對(duì)于較大尺寸器件可能是有效的，例如0.18μm或更大的CMOS，其中漏電流顯著小于建模缺陷電流。

然而，IDDQ測(cè)試在高級(jí)工藝中是具有挑戰(zhàn)性的，例如0.13μm或更小的器件，由于漏電流的增加與整個(gè)晶片中發(fā)生的顯著變化。于此類高級(jí)工藝(此處稱為“納米工藝”)中制作的IC(集成電路)器件的測(cè)試研發(fā)成本往往因?yàn)樗璧臏y(cè)試復(fù)雜性而增加。納米工藝提供了性能提升以及更多數(shù)量的晶體管實(shí)現(xiàn)于每個(gè)管芯上，但還引入了需要測(cè)試的新失效機(jī)制。為了應(yīng)付增加的測(cè)試成本，減少昂貴的測(cè)試替代品是非常有用的。納米器件的IDDQ測(cè)試的有效性因?yàn)樵黾拥穆╇娏髋c其跨晶片的變化而難以令人滿足。

概述

提供一種用于互補(bǔ)金屬氧化物半導(dǎo)體器件的IDDQ測(cè)試的方法與裝置。

在本發(fā)明的第一方面中，方法的實(shí)施例包括應(yīng)用測(cè)試圖案輸入至一器件，該器件包括一個(gè)或多個(gè)互補(bǔ)金屬氧化物半導(dǎo)體晶體管；針對(duì)該器件獲得多個(gè)電流測(cè)量，多個(gè)電流測(cè)量的每一個(gè)是應(yīng)用測(cè)試圖案的輸入至該器件之后對(duì)電流的測(cè)量。濾波函數(shù)被應(yīng)用至多個(gè)電流測(cè)量，應(yīng)用該濾波函數(shù)包括從電流測(cè)量分離缺陷電流值；以及基于該缺陷電流值與閾值的比較，確定是否有缺陷存在于該器件中。

在本發(fā)明的第二方面中，測(cè)試裝置的實(shí)施例包括：用于測(cè)試下的器件的接口，連接被用于應(yīng)用一組輸入至一器件，該器件包括一個(gè)或多個(gè)互補(bǔ)金屬氧化物半導(dǎo)體器件；以及用于應(yīng)用測(cè)試圖案輸入至測(cè)試下的器件的邏輯。此裝置還包括：電流測(cè)量單元，用于針對(duì)該組輸入中的每一輸入測(cè)量該器件的電流；用于從該電流測(cè)量分離缺陷電流——包括應(yīng)用噪聲濾波函數(shù)至該電流測(cè)量——的邏輯；以及用于至少部分地基于該缺陷電流以確定測(cè)試下的器件的缺陷的存在性的邏輯。

附圖簡(jiǎn)述

本發(fā)明的實(shí)施例作為示例而非限制在諸附圖的每幅圖中被例示出，其中類似附圖標(biāo)記指代類似元素。

圖1是無缺陷CMOS反相器電路的例示；

圖是藉由缺點(diǎn)檢測(cè)方法、裝置或系統(tǒng)來檢測(cè)的缺陷CMOS反相器電路的例示；

圖3是例示高級(jí)器件的IDDQ測(cè)試的過程的實(shí)施例的流程圖；

圖4是電流的測(cè)定的實(shí)施例中的濾波函數(shù)的應(yīng)用的例示；

圖5A與圖5B例示用在缺陷電流檢測(cè)方法、裝置或系統(tǒng)的實(shí)施例中的噪聲濾波函數(shù)；

圖6A與圖6B例示缺陷電流的提取的過程的實(shí)施例中的測(cè)得電流函數(shù)與濾波函數(shù)；

圖7例示用于恢復(fù)或提取缺陷電流的方法中的卷積的實(shí)施例；

圖8例示用于減小噪聲電流的過程的實(shí)施例中連續(xù)地應(yīng)用的多個(gè)濾波函數(shù)；

圖9是在缺陷電流檢測(cè)的實(shí)施例中所針對(duì)的缺陷與噪聲電流的例示；

圖10是用于對(duì)電流測(cè)量應(yīng)用濾波的方法的實(shí)施例的例示；

圖11A與圖11B例示缺陷電流檢測(cè)的實(shí)施例中的隨機(jī)濾波函數(shù)生成；

圖12例示用于提供缺陷電流檢測(cè)的方法、裝置或系統(tǒng)的實(shí)施例的遞歸方程；

圖13例示用于提供缺陷電流檢測(cè)的方法、裝置或系統(tǒng)的實(shí)施例的、使用卷積定義的高階k的濾波函數(shù)；

圖14例示用于缺陷電流檢測(cè)的方法的實(shí)施例中系數(shù)的計(jì)算；

圖15例示用于缺陷電流的檢測(cè)的實(shí)施例的濾波函數(shù)；以及

圖16例示利用IDDQ測(cè)量檢測(cè)有缺陷組件的裝置或系統(tǒng)的實(shí)施例。

詳細(xì)描述

本發(fā)明的實(shí)施例一般涉及CMOS器件的IDDQ測(cè)試。