[發明專利]具有集成的間隙的薄膜電感器

有效

• 申請號: 201180059936.6
• 申請日: 2011-10-27
• 公開（公告）號: CN103403816B
• 公開（公告）日: 2016-11-02
• 發明（設計）人: P·赫格特;R·E·小豐塔納;B·韋伯;W·加拉赫
• 申請（專利權）人: 微軟技術許可有限責任公司
• 主分類號: H01F3/14
• 分類號: H01F3/14;H01F17/00;G11B5/31
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 顧嘉運

背景

本發明涉及鐵磁電感器，尤其涉及用于功率轉換的薄膜鐵磁電感器。

將電感轉換器集成到硅上是減少電子設備的成本、重量和尺寸的一種途徑。開發出完全集成的“硅上”功率轉換器的主要挑戰是開發出高質量的薄膜電感器。為了切實可行，電感器應具有高Q、大感應系數以及每單位區域的大能量存儲。

概述

一種根據一個實施例的薄膜電感器包括一個或多個臂；經過每一個臂的一個或多個導體；部分地包裹在該一個或多個臂中的第一臂中的一個或多個導體周圍的第一鐵磁軛，該第一鐵磁軛包括磁頂部、磁底部以及位于該一個或多個臂中的第一臂中的一個或多個導體的相對側上的通孔區域，其中該磁頂部和磁底部通過通孔區域中的低磁阻路徑耦合在一起；以及通孔區域中的至少一個中的頂部和底部之間的一個或多個非磁性間隙。

根據一個實施例的系統包括電子設備；以及包含薄膜電感器的電源。該薄膜電感器包括至少兩個臂；經過每一臂的一個或多個導體；部分地包裹在這些臂中的第一臂中的一個或多個導體周圍的第一鐵磁軛，該第一鐵磁軛包括磁頂部、磁底部以及位于該一個或多個臂中的第一臂中的一個或多個導體的相對側上的通孔區域，其中該磁頂部和磁底部通過通孔區域中的第一低磁阻路徑耦合在一起；以及通孔區域中的至少一個中的頂部和底部之間的一個或多個非磁性間隙；部分地包裹在這些臂中的第二臂中的一個或多個導體周圍的第二鐵磁軛，該第二鐵磁軛包括磁頂部、磁底部以及位于該一個或多個臂中的第二臂中的一個或多個導體的相對側上的通孔區域，其中該磁頂部和磁底部通過通孔區域中的第二低磁阻路徑耦合在一起；以及通孔區域中的至少一個中的頂部和底部之間的一個或多個非磁性間隙。

根據一個實施例的制造薄膜電感器的方法包括形成兩個軛的底部；在該兩個底部中的每一個的至少一部分上形成第一層電絕緣材料；形成在這些底部中的每一個上經過的一個或多個導體；在該一個或多個導體上形成第二層電絕緣材料；以及形成這兩個軛的頂部，其中在一個或多個通孔區域中存在一個或多個非磁性間隙，這些通孔區域位于每一軛的頂部和底部之間的一個或多個導體的每一側上。

本發明的其他方面和實施例將在結合作為本發明原理的示例示出的附圖考慮以下詳細描述中變得顯而易見。

附圖的若干視圖的簡述

圖1是根據一個實施例的薄膜電感器的透視圖。

圖2是根據一個實施例的薄膜電感器的截面圖。

圖3是根據一個實施例的薄膜電感器的截面圖。

圖4是根據一個實施例的薄膜電感器的截面圖。

圖5是根據一個實施例的薄膜電感器的截面圖。

圖6A是根據一個實施例的薄膜電感器的截面圖。

圖6B是根據一個實施例的薄膜電感器的截面圖。

圖7是根據一個實施例的薄膜電感器的截面圖。

圖8是根據一個實施例的薄膜電感器的截面圖。

圖9是根據一個實施例的一種方法的流程圖。

圖10是根據一個實施例的一種方法的流程圖。

圖11是根據一個實施例的系統的簡化圖。

圖12是根據一個實施例的系統的簡化電路圖。

詳細描述

以下描述是出于闡明本發明的一般原理的目的而做出的，而不旨在限制所此處所要求保護的發明概念。此外，本文描述的特定特征可以與各種可能的組合和排列中的每一種中的其他所描述的特征相結合地使用。

除非此處由于某種原因而專門定義，所有術語都將被給予它們的最寬泛的可能解釋，包括說明書中暗示的含義以及本領域技術人員所理解的和/或如在詞典、著作等中定義的含義。

還必須要注意到，在說明書以及所附權利要求書中所使用地，單數形式的“一”、“一個”以及“該”包括復數引用，除非另外指明。

在附圖中，相同的元素具有跨各附圖的相同編號。

以下描述公開了具有鐵磁軛的薄膜電感器結構的若干優選實施例，該鐵磁軛具有將導體夾在中間的磁頂部和磁底部。在該導體的兩側上的是通孔區域，其中磁頂部和磁底部通過低磁阻路徑耦合。這些通孔區域中的一個或多個還具有非磁性間隙。該非磁性間隙用于存儲能量并增加鐵磁軛飽和的電流。所得電感器在每一單位區域存儲更多能量。