[發(fā)明專利]用于集成電路芯片的角結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201180057047.6
• 申請日: 2011-08-05
• 公開（公告）號: CN103229285A
• 公開（公告）日: 2013-07-31
• 發(fā)明（設(shè)計(jì)）人: 摩森·H·馬帝;大衛(wèi)·M·馬哈尼
• 申請（專利權(quán)）人: 吉林克斯公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L23/00
• 代理公司: 北京銀龍知識產(chǎn)權(quán)代理有限公司 11243
• 代理人: 許靜;黃燦

1.一種集成電路(IC)，其特征在于，其包含：

基板；

集成電路芯片，所述集成電路芯片是以倒裝芯片方式連附于所述基板的第一表面，其中所述集成電路芯片具有第一角、第二角、第三角及第四角；

接點(diǎn)陣列，所述接點(diǎn)陣列位于該基板的第二表面上；

第一角結(jié)構(gòu)，所述第一角結(jié)構(gòu)接附于所述集成電路芯片且覆蓋至少所述第一角；以及

第二角結(jié)構(gòu)，所述第二角結(jié)構(gòu)接附于所述集成電路芯片且覆蓋至少所述第二角，以使集成電路芯片的中央?yún)^(qū)域不被所述第一角結(jié)構(gòu)與所述第二角結(jié)構(gòu)所覆蓋。

2.如權(quán)利要求第1項(xiàng)所述的集成電路，其特征在于，其中所述第一角結(jié)構(gòu)也覆蓋所述第三角且所述第二角結(jié)構(gòu)也覆蓋所述第四角。

3.如權(quán)利要求第1或2項(xiàng)所述的集成電路，其特征在于，其中所述第一角結(jié)構(gòu)為含有第一側(cè)壁局部的第一邊緣角結(jié)構(gòu)，該第二角結(jié)構(gòu)為含有第二側(cè)壁局部的第二邊緣角結(jié)構(gòu)。

4.如權(quán)利要求第3項(xiàng)所述的集成電路，其特征在于，其中所述第一側(cè)壁局部及所述第二側(cè)壁局部分別延伸至所述基板的第一表面。

5.如權(quán)利要求第1至4項(xiàng)中任一項(xiàng)所述的集成電路，其特征在于，進(jìn)一步包含位于所述第一角結(jié)構(gòu)上的產(chǎn)品標(biāo)記。

6.如權(quán)利要求第1至5項(xiàng)中任一項(xiàng)所述的集成電路，其特征在于，進(jìn)一步包含覆蓋所述第三角的第三角結(jié)構(gòu)以及覆蓋所述第四角的第四角結(jié)構(gòu)。

7.如權(quán)利要求第1至6項(xiàng)中任一項(xiàng)所述的集成電路，其特征在于，進(jìn)一步包含電性元件，所述電性元件位于所述第一角結(jié)構(gòu)與所述第二角結(jié)構(gòu)之間且架置在所述集成電路芯片上。

8.如權(quán)利要求第7項(xiàng)所述的集成電路，其特征在于，其中所述電性元件為第二集成電路芯片。

9.如權(quán)利要求第1至8項(xiàng)中任一項(xiàng)所述的集成電路，其特征在于，其中所述基板為硅質(zhì)介置板，并且進(jìn)一步包含：

封裝基板；以及

另一集成電路芯片，所述另一集成電路芯片是以倒裝芯片方式連附于硅質(zhì)介置板的第一表面，其中所述硅質(zhì)介置板架置于該封裝基板上。

10.如權(quán)利要求第9項(xiàng)所述的集成電路，其特征在于，進(jìn)一步包含：

第三角結(jié)構(gòu)，所述第三角結(jié)構(gòu)接附于所述集成電路芯片；

第四角結(jié)構(gòu)，所述第四角結(jié)構(gòu)接附于所述集成電路芯片；

第五角結(jié)構(gòu)，所述第五角結(jié)構(gòu)接附于所述另一集成電路芯片；

第六角結(jié)構(gòu)，所述第六角結(jié)構(gòu)接附于所述另一集成電路芯片；

第七角結(jié)構(gòu)，所述第七角結(jié)構(gòu)接附于所述另一集成電路芯片；以及

第八角結(jié)構(gòu)，所述第八角結(jié)構(gòu)接附于所述另一集成電路芯片。

11.一種制造集成電路(IC)的方法，其特征在于，其包含：

將集成電路芯片以倒裝芯片方式連附于基板的第一側(cè)，其中所述集成電路芯片具有第一角、第二角、第三角及第四角；

將第一角結(jié)構(gòu)接附于所述集成電路芯片以覆蓋至少所述第一角；以及

將第二角結(jié)構(gòu)接附于所述集成電路芯片以覆蓋至少所述第二角，使所述集成電路芯片的中央?yún)^(qū)域不被所述第一角結(jié)構(gòu)與所述第二角結(jié)構(gòu)所覆蓋。

12.如權(quán)利要求第11項(xiàng)所述的方法，其特征在于，進(jìn)一步包含：

將另一集成電路芯片以倒裝芯片方式連附于所述基板的第一側(cè)；以及

將所述基板架置于封裝基板。

13.如權(quán)利要求第12項(xiàng)所述的方法，其特征在于，進(jìn)一步包含：

將第三角結(jié)構(gòu)接附于所述集成電路芯片；

將第四角結(jié)構(gòu)接附于所述集成電路芯片；

將第五角結(jié)構(gòu)接附于所述另一集成電路芯片；

將第六角結(jié)構(gòu)接附于所述另一集成電路芯片；

將第七角結(jié)構(gòu)接附于所述另一集成電路芯片；以及

將第八角結(jié)構(gòu)接附于所述另一集成電路芯片。

14.如權(quán)利要求第11至13項(xiàng)中任一項(xiàng)所述的方法，其特征在于，進(jìn)一步包含：

在所述第一角結(jié)構(gòu)與該第二角結(jié)構(gòu)之間將電性元件架置于所述集成電路芯片上。

15.如權(quán)利要求第11至14項(xiàng)中任一項(xiàng)所述的方法，其特征在于，進(jìn)一步包含：

將所述集成電路放置在檢測固架的檢測固架插槽內(nèi)；以及

令所述集成電路的角結(jié)構(gòu)接觸于檢測固架的工作壓機(jī)，以將封裝基板的第二側(cè)上的接點(diǎn)陣列壓置抵靠檢測固架的電性檢測接點(diǎn)陣列。