[發(fā)明專利]用于提高BJT電流增益的低溫注入在審
| 申請(qǐng)?zhí)枺?/td> | 201180051279.0 | 申請(qǐng)日: | 2011-10-25 |
| 公開(公告)號(hào): | CN103180934A | 公開(公告)日: | 2013-06-26 |
| 發(fā)明(設(shè)計(jì))人: | M-Y·狀 | 申請(qǐng)(專利權(quán))人: | 德克薩斯儀器股份有限公司 |
| 主分類號(hào): | H01L21/328 | 分類號(hào): | H01L21/328;H01L21/265;H01L21/331;H01L21/336 |
| 代理公司: | 北京紀(jì)凱知識(shí)產(chǎn)權(quán)代理有限公司 11245 | 代理人: | 趙蓉民 |
| 地址: | 美國(guó)德*** | 國(guó)省代碼: | 美國(guó);US |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 用于 提高 bjt 電流 增益 低溫 注入 | ||
1.一種形成包括npn雙極結(jié)晶體管BJT和n溝道金屬氧化物半導(dǎo)體NMOS晶體管的集成電路的工藝,其包括:
在所述npn?BJT的發(fā)射極區(qū)域和所述NMOS晶體管的源極和漏極區(qū)域之上,在所述集成電路的襯底的硅頂部區(qū)域的頂表面上方形成注入屏蔽介電層;
在所述注入屏蔽介電層上方形成注入掩模,使得暴露出所述發(fā)射極區(qū)域和所述源極和漏極區(qū)域;
使所述集成電路的所述襯底與襯底卡盤接觸;
冷卻所述襯底卡盤,使得所述集成電路的所述襯底被冷卻至5℃的溫度或更低溫度;以及
當(dāng)所述襯底被冷卻至5℃或更低溫度時(shí),同時(shí)將n型摻雜劑離子注入到所述發(fā)射極區(qū)域和所述源極和漏極區(qū)域中,其中所述n型摻雜劑和所述n型摻雜劑的劑量選自由以下各項(xiàng)組成的群組:
劑量至少為8×1014個(gè)原子/cm2的磷,
劑量至少為6×1013個(gè)原子/cm2的砷,
劑量至少為6×1013個(gè)原子/cm2的銻,以及
其任意組合。
2.根據(jù)權(quán)利要求1所述的工藝,其中所述n型摻雜劑包括劑量至少為4×1014個(gè)原子/cm2的砷。
3.根據(jù)權(quán)利要求1所述的工藝,其中所述n型摻雜劑包括劑量至少為1×1015個(gè)原子/cm2的砷。
4.根據(jù)權(quán)利要求1所述的工藝,其中所述注入屏蔽介電層包括至少80%的二氧化硅。
5.根據(jù)權(quán)利要求1所述的工藝,其中離子注入所述n型摻雜劑的步驟將所述發(fā)射極區(qū)域和所述源極和漏極區(qū)域中的硅頂部區(qū)域的頂表面處的硅材料非晶化到至少15納米的深度。
6.一種形成包括pnp雙極結(jié)晶體管BJT和p溝道金屬氧化物半導(dǎo)體PMOS晶體管的集成電路的工藝,其包括:
在所述pnp?BJT的發(fā)射極區(qū)域和所述PMOS晶體管的源極和漏極區(qū)域之上,在所述集成電路的襯底的硅頂部區(qū)域的頂表面上方形成注入屏蔽介電層;
在所述注入屏蔽介電層上方形成注入掩模,使得暴露出所述發(fā)射極區(qū)域和所述源極和漏極區(qū)域;
使所述集成電路的所述襯底與襯底卡盤接觸;
冷卻所述襯底卡盤,使得所述集成電路的所述襯底被冷卻至5℃的溫度或更低溫度;以及
當(dāng)所述襯底被冷卻至5℃或更低溫度時(shí),同時(shí)將p型摻雜劑離子注入到所述發(fā)射極區(qū)域和所述源極和漏極區(qū)域中,其中所述p型摻雜劑和所述p型摻雜劑的劑量選自由劑量至少為l×1016個(gè)原子/cm2的硼、劑量至少為7×1013個(gè)原子/cm2的鎵、劑量至少為6×1013個(gè)原子/cm2的銦及其任意組合所組成的群組。
7.根據(jù)權(quán)利要求6所述的工藝,其中所述注入屏蔽介電層包括至少80%的二氧化硅。
8.根據(jù)權(quán)利要求6所述的工藝,其中離子注入所述p型摻雜劑的步驟將所述發(fā)射極區(qū)域和所述源極和漏極區(qū)域中的硅頂部區(qū)域的頂表面處的硅材料非晶化到至少15納米的深度。
9.一種形成包含注入?yún)^(qū)域的集成電路的工藝,其包括:
在所述注入?yún)^(qū)域之上,在所述集成電路的襯底的硅頂部區(qū)域的頂表面上方形成注入屏蔽介電層;
在所述注入屏蔽介電層上方形成注入掩模,使得暴露出所述注入?yún)^(qū)域;
使所述集成電路的所述襯底與襯底卡盤接觸;
冷卻所述襯底卡盤,使得所述集成電路的所述襯底被冷卻至5℃的溫度或更低溫度;以及
當(dāng)所述襯底被冷卻至5℃或更低溫度時(shí),離子注入原子到所述注入?yún)^(qū)域中,其中所述原子和所述原子的劑量選自由以下各項(xiàng)組成的群組:
劑量至少為l×1016個(gè)原子/cm2的硼,
劑量至少為8×1014個(gè)原子/cm2的磷,
劑量至少為7×1013個(gè)原子/cm2的鎵,
劑量至少為6×1013個(gè)原子/cm2的鍺,
劑量至少為6×1013個(gè)原子/cm2的砷,
劑量至少為6×1013個(gè)原子/cm2的銦,
劑量至少為6×1013個(gè)原子/cm2的銻,以及
其任意組合。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于德克薩斯儀器股份有限公司,未經(jīng)德克薩斯儀器股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201180051279.0/1.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





