[發明專利]架構層級功率監控優化和風險減輕技術

無效

• 申請號: 201180044095.1
• 申請日: 2011-07-11
• 公開（公告）號: CN103282886A
• 公開（公告）日: 2013-09-04
• 發明（設計）人: 阿南斯·朵巴;皮爾斯·吳;蓋瑞·歐布拉克;瑟雷許·凱迪耶拉;薩蒂許·帕德馬納班
• 申請（專利權）人: 艾爾葛托奇普股份有限公司
• 主分類號: G06F9/455
• 分類號: G06F9/455
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇

相關申請的交叉引用

本申請涉及共同擁有且同時提交的標題為“AUTOMATIC?OPTIMAL?INTEGRATED?CIRCUIT?GENERATOR?FROM?ALGORITHMS?AND?SPECIFICATION”的申請號為12/835,603的申請、標題為“AUTOMATIC?OPTIMAL?INTEGRATED?CIRCUIT?GENERATOR?FROM?ALGORITHMS?AND?SPECIFICATION”的申請號為12/835,621的申請、標題為“APPLICATION?DRIVEN?POWER?GATING”的申請號為12/835,628的申請、標題為“SYSTEM,ARCHITECTURE?AND?MICRO-ARCHITECTURE(SAMA)REPRESENTATION?OF?AN?INTEGRATED?CIRCUIT”的申請號為12/835,631的申請和標題為“ARCHITECTURAL?LEVEL?POWER-AWARE?OPTIMIZATION?AND?RISK?MITIGATION”的申請號為12/835,640的申請，這些申請的內容通過引用而包含于此。

技術領域

本發明涉及一種針對架構層級功率監控優化和風險減輕的方法和設備。

背景技術

功率的分配通常與產品所消耗的功率水平一樣重要。即使所消耗的功率水平較低，在消費者位于受限區域內的情況下，這也可能造成該位置處的顯著電壓下降。這隨之而來會造成該位置處的性能劣化。這被稱為電壓下降/IR熱點。

通常，架構師通過將產品劃分成硬件和軟件來根據算法和/或產品規格來開發架構。然后，設計師將該架構轉譯成諸如寄存器傳輸語言(RTL)代碼等的中間代碼。然后進行平面設計，并且可以生成IC布局。在布局之后，可以對該布局進行熱點分析，并且在熱點分析表示由于當前設計而產生的IR熱點不可接受的情況下，用戶可以重新開始架構、RTL、平面設計、布局和熱點分析的整個序列。該處理可能非常冗長并且根據設計的復雜度而可能花費數百萬美元。

發明內容

在第一方面中，公開了一種用于通過以下操作來自動綜合定制集成電路的系統和方法：接收所述定制集成電路的包括計算機可讀代碼的規格，并且生成所述計算機可讀代碼的評測數據以確定指令使用情況；自動生成針對所述計算機可讀代碼獨特定制的處理器架構，其中所述處理器架構具有一個或多個處理塊以實現一個或多個指令；基于所述計算機可讀代碼的評測數據來確定指令執行序列，并且重新分配所述指令序列以使操作分散到IC上的不同塊從而減少熱點；以及將所生成的架構綜合為用于半導體制造的所述定制集成電路的計算機可讀描述。

在另一方面中，代替對執行序列重新排序以在空間上使操作分散到IC上，該處理可以基于代碼評測數據來確定指令執行序列，并且在空間上分配處理塊以使操作分散到IC上的不同區域從而減少熱點。