[發(fā)明專利]用于處理二進(jìn)制輸入值的電子電路裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201180016680.0
• 申請(qǐng)日: 2011-01-24
• 公開（公告）號(hào): CN103210588A
• 公開（公告）日: 2013-07-17
• 發(fā)明（設(shè)計(jì)）人: M.奧古斯丁;M.格塞爾;R.克拉伊梅
• 申請(qǐng)（專利權(quán)）人: 英飛凌科技股份有限公司
• 主分類號(hào): H03K19/003
• 分類號(hào): H03K19/003;H03K19/007
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 臧永杰;盧江

技術(shù)領(lǐng)域

本發(fā)明處于電子電路中的糾錯(cuò)的領(lǐng)域。

背景技術(shù)

電子電路的集成度自多年來增長。電路元件（諸如晶體管）的尺寸、連接結(jié)構(gòu)的大小、電流強(qiáng)度和電壓值劇烈下降。錯(cuò)誤頻率的增長與此有關(guān)。

已知，電路或電路的部分通過將電路三重化而使得相對(duì)于大量錯(cuò)誤是容錯(cuò)的。電路S被三重化成三個(gè)電路S₁、S₂和S₃，這三個(gè)電路與電路S功能相同。電路S₁、S₂和S₃的輸出端被引導(dǎo)到執(zhí)行多數(shù)決定的表決器V。也稱為TMR的系統(tǒng)三重化（Systemverdreifachung）例如在Barry?W.?Johnson的“Design?and?Analysis?of?Fault?Tolerant?Digital?Systems”,Addison?Wesley?Publ.?Comp.?Reading,?Ma.,?1989,?51-53頁和US6,963,217B2中得以描述。TMR系統(tǒng)容忍三個(gè)子系統(tǒng)S₁、S₂、S₃之一中的任意錯(cuò)誤，所述錯(cuò)誤在任意輸入值的情況下作用于電路之一S₁、S₂或S₃的輸出端。

在實(shí)際應(yīng)用中，部分地僅僅需要的是，容錯(cuò)系統(tǒng)僅在輸入完全確定的值的情況下表現(xiàn)得特別可靠，而對(duì)于其他輸入值不需要輸出值的這么高的可靠性。因此例如用于以完全特別高的可靠性觸發(fā)汽車中的氣囊的電路應(yīng)當(dāng)產(chǎn)生用于在輸入相應(yīng)觸發(fā)信號(hào)時(shí)觸發(fā)氣囊的控制信號(hào)，而對(duì)于用于打開和關(guān)閉中央閉鎖裝置的控制信號(hào)的產(chǎn)生可能不提出高的可靠性要求。

在已知的具有表決器的系統(tǒng)三重化情況下的缺點(diǎn)是：大的硬件耗費(fèi)和與原始系統(tǒng)相比多于三重化的電流消耗，以及不能進(jìn)行在一開始就對(duì)于不同輸入值不同的可靠性要求。?

發(fā)明內(nèi)容

本發(fā)明的任務(wù)是說明一種具有多個(gè)組合電路裝置的用于容錯(cuò)地處理二進(jìn)制輸入值的改善的電子電路裝置，該電子電路裝置可以以降低的耗費(fèi)來實(shí)現(xiàn)。

該任務(wù)根據(jù)本發(fā)明通過按照獨(dú)立權(quán)利要求1的用于處理二進(jìn)制輸入值的電子電路裝置來解決。本發(fā)明的有利擴(kuò)展方案是從屬權(quán)利要求的主題。

基于對(duì)于來自所有輸入值X的非空真子集????????????????????????????????????????????????的輸入值的所形成的容錯(cuò)和對(duì)于來自所有輸入值X的另一非空子集的輸入值的不容錯(cuò)，用于實(shí)現(xiàn)電路裝置的耗費(fèi)相對(duì)于已知的系統(tǒng)三重化和多數(shù)決定可以被減少。在此情況下有利的是，電路裝置對(duì)其容錯(cuò)的輸入值子集可以被確定為使得滿足對(duì)電路裝置的容錯(cuò)的所有所需要求。避免了不必要地大的硬件耗費(fèi)，因?yàn)閷?shí)現(xiàn)耗費(fèi)可與所需的容錯(cuò)匹配。

本發(fā)明的符合目的的改進(jìn)方案規(guī)定，第二和第三組合電路部件此外被相應(yīng)于以下特征地設(shè)計(jì)：

－在無錯(cuò)誤情況下，對(duì)于非空真子集的所有二進(jìn)制輸入值，第二組合電路部件的第二二進(jìn)制輸出值和第三組合電路部件的第三二進(jìn)制輸出值等于第一組合電路部件的第一二進(jìn)制輸出值，

－對(duì)于來自另一非空子集的所有二進(jìn)制輸入值，第二組合電路部件的第二二進(jìn)制輸出值和第三組合電路部件的第三二進(jìn)制輸出值是不等的，并且

－對(duì)于二進(jìn)制輸入值集合X的所有二進(jìn)制輸入值，對(duì)于字寬的第一二進(jìn)制輸出值的每個(gè)位置適用：至少第二組合電路部件的第二二進(jìn)制輸出值或者至少第三組合電路部件的第三二進(jìn)制輸出值等于第一組合電路部件的第一二進(jìn)制輸出值。

在本發(fā)明的有利擴(kuò)展方案中可以規(guī)定，第二組合電路部件被配置為這樣處理二進(jìn)制輸入值x，即第二二進(jìn)制輸出值等于第一二進(jìn)制輸出值。

本發(fā)明的實(shí)施例設(shè)置另外的組合電路部件，所述另外的組合電路部件分別被配置為將二進(jìn)制輸入值x處理成第一二進(jìn)制輸出值，并且其輸出端分別與多數(shù)表決元件的輸入端連接。如果例如存在兩個(gè)另外的電路部件，其將二進(jìn)制輸入值處理成第一二進(jìn)制輸出值，則對(duì)于來自子集的輸入值的容錯(cuò)等于具有多數(shù)決定的五重化的系統(tǒng)的容錯(cuò)，而不需要用于具有多數(shù)決定的五重化的系統(tǒng)的硬件耗費(fèi)。

本發(fā)明的改進(jìn)方案可以設(shè)置另外的多數(shù)表決元件，其用于接收相應(yīng)的二進(jìn)制輸出值的輸入端與所有組合電路部件的輸出端連接，并且所述另外的多數(shù)表決元件分別被配置為依據(jù)所接收的二進(jìn)制輸出值在其輸出端處提供多數(shù)信號(hào)。在一個(gè)擴(kuò)展方案中恰好形成兩個(gè)另外的多數(shù)表決元件。該擴(kuò)展方案使得也能夠容忍表決元件中的錯(cuò)誤。