[發明專利]半導體裝置的制造方法

無效

• 申請號: 201180002946.6
• 申請日: 2011-02-18
• 公開（公告）號: CN102473635A
• 公開（公告）日: 2012-05-23
• 發明（設計）人: 小山賢一;矢部和雄;八重樫英民
• 申請（專利權）人: 東京毅力科創株式會社
• 主分類號: H01L21/3065
• 分類號: H01L21/3065;H01L21/027
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 柳春雷

技術領域

本發明涉及半導體裝置的制造方法。

背景技術

以往，在半導體裝置的制造工序中，通過使用光阻的光刻技術進行微小的電路圖案的形成。另外，為了電路圖案的進一步微小化，正在研究側壁轉移(SWT：side?wall?transfer)工藝或其他的雙重圖案化(DP)工藝。

在如上的光刻法的微小化技術中，例如已知有將最初形成的光阻的圖案轉印到硬掩模上來使用硬掩模和抗蝕劑掩模的技術。

另外，已知有下述技術：在形成光阻圖案的開口之后，將光阻加熱到玻璃轉化點以上的溫度以縮小開口部的尺寸，并將該縮小后的光阻圖案作為掩模進行蝕刻(例如，參考專利文獻1)。

在先技術文獻

專利文獻

專利文獻1：日本專利文獻特開2005-150222號公報

發明內容

發明要解決的問題

在上述的光刻法中的微小化技術中，被需求能夠更高效且精度良好地形成期望的微小化圖案，以提高半導體裝置的生產效率。

本發明就是針對上述現有情況而作出的，其要解決的問題是提供一種比現有方法能夠更高效且精度良好地形成期望的微小化圖案的半導體裝置的制造方法。

本發明的半導體裝置的制造方法的一個方面的特征在于，包括：在基板上形成薄膜的工序；在所述薄膜上形成光阻掩模的抗蝕劑掩模形成工序，其中所述光阻掩模形成有橢圓孔圖案；通過在所述橢圓孔圖案的側壁形成絕緣膜來縮小所述橢圓孔圖案的孔徑的縮小工序；以及將形成縮小了所述孔徑的橢圓孔圖案的所述光阻層和所述絕緣膜作為掩模對所述薄膜進行蝕刻的工序。

發明效果

根據本發明，能夠提供比現有方法能夠更高效且精度良好地形成期望的微小化圖案的半導體裝置的制造方法。

附圖說明

圖1的(a)～(i)是用于說明本發明的半導體裝置的制造方法的一個實施方式的工序的圖；

圖2是示出圖1的半導體裝置的制造方法的工序的流程圖；

圖3是示出實施方式中的多晶硅膜的形狀的電子顯微鏡照片；

圖4是示出實施方式中的第二光阻圖案的形狀的電子顯微鏡照片；

圖5是示出實施方式中的縮小了孔徑的第二光阻圖案的形狀的電子顯微鏡照片；

圖6是示出實施方式中的多晶硅膜的形狀的電子顯微鏡照片；

圖7是示出比較例的半導體裝置的制造方法的工序的流程圖；

圖8是示出其他比較例的半導體裝置的制造方法的工序的流程圖；

圖9是示意性地示出比較例中的多晶硅膜的形狀的圖；

圖10是示出實施方式與化學收縮之間的差異的電子顯微鏡照片；

圖11是示出收縮量和孔大小的關系的曲線圖；

圖12是示出其他實施方式中的多晶硅膜的形狀的電子顯微鏡照片；

圖13是示出其他實施方式中的多晶硅膜的形狀的電子顯微鏡照片；

圖14的(a)～(d)是用于說明其他實施方式的工序的圖。

具體實施方式

以下參照附圖，基于實施方式對本發明進行詳細說明。

圖1的(a)～(i)是將本發明的一個實施方式涉及的作為基板的半導體晶片的局部放大而示意性地示出，并示出一個實施方式涉及的半導體裝置的制造方法的工序的圖。另外，圖2是示出一個實施方式涉及的半導體裝置的制造方法的工序的流程圖。

如圖1的(a)所示，在半導體晶片100之上形成有作為被蝕刻膜的多晶硅膜101。此外，在該多晶硅膜101之上形成反射防止膜102后，在反射防止膜102之上形成光阻層，通過曝光顯影而形成線和間隙(line?and?space)形狀的第一光阻圖案103(圖2的工序201)。此外，在圖1的(a)的上部，示意性地示出了從上方觀看的第一光阻圖案103的形狀。該第一光阻圖案103的間距例如是80nm～100nm(線寬40nm～50nm)左右，這樣的第一光阻圖案103例如可通過ArF液浸曝光等方式來形成。

接著，如圖1的(b)所示，基于上述的第一光阻圖案103，通過側壁轉移來形成線寬為第一光阻圖案103的線寬的約一半(大致20nm左右)的線和間隙圖案的掩模，并將多晶硅膜101蝕刻成線和間隙形狀(圖2的工序202)。此外，在圖1的(b)的上部，示意性地示出了從上方觀看的多晶硅膜101的形狀。另外，在圖3中示出了實際對制成的多晶硅膜101的形狀進行拍攝的電子顯微鏡照片。