[實用新型]一種TFT移位寄存器版圖的拓撲結構

有效

• 申請號: 201120247341.0
• 申請日: 2011-07-13
• 公開（公告）號: CN202221760U
• 公開（公告）日: 2012-05-16
• 發明（設計）人: 孫鵬飛;郭海成;凌代年;邱成峰;賈洪亮;蒲衛國;黃飚
• 申請（專利權）人: 廣東中顯科技有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;G11C19/28
• 代理公司: 北京瑞恒信達知識產權代理事務所(普通合伙) 11382
• 代理人: 曹津燕

技術領域

本實用新型涉及一種TFT寄存器電路，尤其是基于金屬誘導橫向結晶技術的PMOS多晶硅TFT寄存器，更具體地，涉及一種TFT移位寄存器版圖的拓撲結構。

背景技術

過去幾年，TFT(薄膜晶體管)電路因適應時代發展和大規模應用而被廣泛研究。

制造TFT電路可以選擇多晶硅薄膜晶體管(poly-Si?TFT)，非晶硅薄膜晶體管(a-Si?TFT)，有機薄膜晶體管或單晶硅薄膜晶體管。對非晶硅薄膜晶體管和有機薄膜晶體管而言，因存在某些固有缺陷造成低遷移率和高閾值電壓，從而阻礙了大規模電路集成的實現。近幾年也有關于在玻璃基板上嘗試轉移單晶硅層的報道。此外，最近一些文獻也表明單晶硅薄膜晶體管(SGSi-TFT)經特殊制造工藝有可能成為大規模數字和模擬電路系統。

對TFT電路最受關注的方面是工藝變化和制造成本。為了使TFT電子元件組合成高性能電路，低溫多晶硅(LTPS)技術仍然應用最廣。金屬誘導橫向結晶(MILC)技術在實現p型多晶硅薄膜晶體管方面被認為是具有應用前景的技術。然而，因多晶硅固有的晶界會對器件性能(如遷移率和均勻性)造成負面的影響，用這個簡化工藝來實現高性能電路會遇到許多困難，進程也非常緩慢。

TFT移位寄存器電路是面板系統(SOP)的整合過程中非常關鍵的電路。目前主要采用CMOS?TFT電路，PMOS?TFT電路。在現有的多晶硅工藝中，P型多晶硅器件比N型多晶硅具有較低的活化溫度，受熱載流子效應的影響小，因此器件具有更好的穩定性。而且P型TFT電路的制備與CMOS?TFT電路的制備相比，只需要一次P型離子注入的工序。因此，PMOS?TFT電路具有較大的優勢。

當前PMOS工藝以激光晶化為主，相對激光晶化，MIC(金屬誘導結晶)/MILC工藝成本大大降低，但器件存在閾值電壓高，亞閾值擺幅大，遷移率低等不足。

因此MIC/MILC?PMOS?TFT移位寄存器電路常存在以下缺點：

(1)為彌補閾值電壓高，遷移率低的不足，在測試中的激勵信號使用了較大的電壓脈沖，但由于TFT寄生電容的影響，出現很大的噪聲和延遲，導致波形失真。

(2)由于多晶硅器件的不均勻性，級聯結構的電路信號畸變會被放大，最終導致電路失效。

實用新型內容

為了解決MIC/MILC?PMOS?TFT移位寄存器電路的上述缺點，本實用新型提供了一種TFT移位寄存器電路和一種TFT移位寄存器版圖的拓撲結構，可優化電路拓撲結構，精簡電路中晶體管的數量，彌補和改善器件的均勻性。

本實用新型提供一種TFT移位寄存器電路，包括5個P型晶體管，分別為晶體管P2、P5、P6、P7、P8，其中P6、P7為共源結構，P6、P7的源極均接至VDD，P6的柵極接至P7的漏極，并與P8的源極相接，P7的柵極接至P6的源極并與P5的源極相接，P5的柵極接至P2的漏極，P8的柵極與P2的柵極接至時鐘信號CLK1，P5的漏極與時鐘信號CLK2相連接。

根據本實用新型提供的TFT移位寄存器電路，其用作移位寄存器的一個單元。

根據本實用新型提供的TFT移位寄存器電路，其中P型晶體管為PMOS多晶硅薄膜晶體管，該PMOS薄膜晶體管由金屬誘導結晶技術或金屬誘導橫向結晶技術制成。

本實用新型提供一種TFT移位寄存器版圖的拓撲結構，在該拓撲結構中，誘導孔的方向垂直于晶體管的溝道方向；該拓撲結構包括多個溝道寬度相同且溝道長度相同的晶體管；多個所述晶體管級聯以等效于一個大尺寸晶體管。

其中所述級聯包括串聯和并聯。

本實用新型提供的TFT移位寄存器電路中，薄膜晶體管器件的場效應遷移率為65.21cm2/Vs，閾值電壓為-3.5V，亞閾值擺幅為0.56V/dec。本文同時對電路進行了特別設計以提高耐用性。

附圖說明

以下參照附圖對本實用新型實施例作進一步說明，其中：

圖1為PMOS?TFT掃描單元的原理圖；

圖2為掃描單元的時序圖；

圖3為移位單元的寄生電容；

圖4為P5管柵壓的電容饋通效應；

圖5為根據本實用新型一個實施例的版圖拓撲結構示意圖；

圖6為輸入信號噪聲容限；

圖7為掃描電路的結構圖。

具體實施方式