[實用新型]用于存儲器寫操作的裝置和芯片

有效

• 申請號: 201120217291.1
• 申請日: 2011-06-24
• 公開（公告）號: CN202275603U
• 公開（公告）日: 2012-06-13
• 發明（設計）人: J·P·庫爾卡尼;M·M·黑勒亞;B·M·戈伊什肯斯;A·雷什歐迪伊;T·卡爾尼克;V·K·德
• 申請（專利權）人: 英特爾公司
• 主分類號: G11C11/40
• 分類號: G11C11/40;G11C7/12
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉瑜;王英

背景技術

最小工作電源電壓(Vccmin)是當今處理器的一個重要參數。減小Vccmin是降低處理器功耗的有效方法。諸如(例如，處理器核心內的)寄存器堆(register?file)中的那些存儲單元之類的存儲單元通常是減小Vccmin的限制塊。對于存儲單元，Vccmin可以是三個分量中的最大值：寫Vccmin、讀Vccmin和保持Vccmin。?

圖1示出了傳統的8T寄存器堆單元。利用這種單元，寫Vccmin可能是三個中最差的，即，需要最高的電平。圖1的8T(M1到M8)單元具有由晶體管M1-M4、寫訪問晶體管M5-M6和讀訪問晶體管M7-M8構成的存儲單元。存在寫字線(WWL)用于在要將數據(從寫位線WRBL，WRBL#)寫入單元時使寫訪問晶體管M5-M6導通，以及存在讀字線(RDWL)用于使訪問晶體管M8導通以基于訪問晶體管M8是使訪問晶體管M7導通還是截止來讀取單元中的數據。還包括字線驅動器102(由反相器P1/N1構成)，其用于基于其輸入(WLIN)的值來將寫字線驅動為高或低。?

對于寫操作，根據要被寫入到單元中的數據來互補地驅動寫位線(WRBL和WRBL#)。然后寫字線(WWL)被驅動為高，使得數據分別經由寫傳送門(pass?gate)晶體管M5和M6而被寫入到單元的互補節點D#和D中。不幸地是，在將‘0’寫入單元的傳送門晶體管(M5或M6)和其相關聯的上拉晶體管(分別地，M1或M3)之間可能出現爭用問題(contention?issue)，尤其是在對單元(M1、M3)進行供應的Vccmin電平降低的情況下。?

已經存在用于修整寫爭用問題的若干不同的方法。動態VCC下降(collapse)是能夠提供寫Vccmin改善的寫輔助技術。然而，在較低的電源電壓電平處，由于要保持相同列上的未選擇單元，所以一般必須限制VCC下降的量和持續時間。此外，VCC-下降技術主要有助于寫爭用，但是可能不利地影響寫完成處理。?

字線升壓(boosting)是能夠有助于爭用以及寫完成處理的另一種寫輔助技術。集成電荷泵和電平移位電路(level?shifter?circuit)用來提供字線升壓，從而允許寫Vccmin降低。不幸的是，基于電荷泵和電平移位的升壓需要細致的設計和功率管理，以達到凈功率節省。因此，可能期望新的方法。?

附圖說明

以示例的方式而不是限制的方式示出了本發明的實施例，在附圖中，相似的參考標號表示相似的元件。?

圖1示出了具有寫字線驅動器的傳統的存儲單元。?

圖2示出了根據一些實施例的具有寫字線升壓驅動器的存儲單元。?

圖3是根據一些實施例的時序圖，其示出了圖2中指示的一些信號。?

圖4示出了根據一些實施例的包括諸如圖2中所示的那些單元之類的單元的寄存器堆陣列。?

圖5示出了根據一些實施例的用于生成升壓信號和字線寫使能信號的電路。?

圖6是根據一些實施例的示出了用于圖5中的電路的一些信號的時序圖。?

圖7示出了根據一些實施例的具有升壓和寫數據使能路由的子陣列平面圖。?

圖8示出了根據一些實施例的用于實現子陣列歸位(parking)的電路。?

圖9示出了根據一些實施例的寫數據驅動器電路。?

圖10示出了根據另外一些實施例的寫數據驅動器電路。?

具體實施方式

根據一些實施例，公開了用于實現字線升壓的方法和電路。字線升壓可以用作有效的寫輔助技術，尤其是在不斷降低電源電壓的情況下，這是因為其可以被采用，而不會嚴重(如果有的話)不利地影響相同列上未選擇單元的保持。?

在一些實施例中，可以使用寫字線(WWL)上的電容耦合來使寫字線升壓。以這種方式，可以實現WWL升壓而不需要功耗大的電荷泵或復雜?的電平移位(盡管在一些發明實施例中，如本文所教導的，取決于特定的設計考慮，它們可以與電容升壓性能一起被包括)。在大部分情況中已經出現的疊加電容(例如，驅動器和訪問FET上的門疊加電容的部分)可以用來在WWL上建立電容升高的電壓。?