[實用新型]CMOS硅器件

無效

• 申請號: 201120086232.5
• 申請日: 2011-03-29
• 公開（公告）號: CN202058738U
• 公開（公告）日: 2011-11-30
• 發明（設計）人: 白蓉蓉;劉忠志;曹靖;向毅海
• 申請（專利權）人: 北京昆騰微電子有限公司
• 主分類號: H01L29/36
• 分類號: H01L29/36;H01L29/06;H01L29/78
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及微電子領域，尤其涉及一種CMOS硅器件。

背景技術

隨著CMOS工藝的發展，CMOS集成電路成為集成電路發展的主流，在CMOS工藝的發展過程中，形成了標準CMOS工藝。采用標準CMOS工藝制造的一種CMOS硅器件中，N阱(N-well)周圍緊鄰著P阱(P-well)。如圖1A所示，為現有技術中CMOS硅器件的平面圖，如圖1B所示，為現有技術中圖1A所示示意圖沿AA線的剖面圖，該CMOS硅器件包括N阱11、P阱12和P型硅襯底13，N阱11和P阱12位于P型硅襯底13中，N阱11周圍緊鄰著P阱12，N阱11中具有N+注入區111，通過N+注入區111給N阱施加高電壓，P阱12中具有P+注入區121，通過P+注入區121將P阱12連接到地。

對于0.18um工藝節點而言，如果給N阱11中的N+注入區111施加超過14V的高電壓，P阱12和N阱11形成的二極管就會被擊穿，也就是說，P阱12和N阱11所形成的二極管的反向擊穿電壓只有14V左右。

實用新型內容

本實用新型提供一種CMOS硅器件，用以實現在標準CMOS工藝下，提高P阱到N阱的反向擊穿電壓。

本實用新型提供一種CMOS硅器件，包括：

P型硅襯底；

P阱，位于所述P型硅襯底中，所述P阱中具有P+注入區；

N阱，位于所述P型硅襯底中，所述N阱和所述P阱由所述P型硅襯底隔離，所述N阱中具有N+注入區。

在本實用新型中，由于在N阱周圍都是P型硅襯底，而P型硅襯底的載流子濃度比P阱的載流子濃度低幾個數量級，所以P阱到N阱的反向擊穿電壓就被提高了。

附圖說明

圖1A為現有技術中CMOS硅器件的平面圖；

圖1B為現有技術中圖1A所示示意圖沿AA線的剖面圖；

圖2A為本實用新型CMOS硅器件第一實施例的平面圖；

圖2B為本實用新型CMOS硅器件第一實施例中圖2A所示平面圖沿BB線的剖面圖；

圖3為本實用新型CMOS硅器件第二實施例中PMOS管的平面圖；

圖4為本實用新型CMOS硅器件第二實施例中圖3所示示意圖沿CC線的剖面圖。

具體實施方式

下面結合說明書附圖和具體實施方式對本實用新型作進一步的描述。

CMOS硅器件第一實施例

如圖2A所示，為本實用新型CMOS硅器件第一實施例的平面圖，如圖2B所示，為本實用新型CMOS硅器件第一實施例中圖2A所示平面圖沿BB線的剖面圖，該CMOS硅器件可以包括N阱11、P阱12和P型硅襯底13。其中，N阱11和P阱12位于P型硅襯底13中，N阱11和P阱12由P型硅襯底13隔開，N阱11中具有N+注入區111，P阱12中具有P+注入區121。

在本實施例中，由于在N阱11周圍都是P型硅襯底13，而P型硅襯底13的載流子濃度比P阱12的載流子濃度低幾個數量級，所以P阱12到N阱11的反向擊穿電壓就被提高了。

CMOS硅器件第二實施例

與上一實施例的不同之處在于，為了進一步地改善性能，N阱11和P阱12之間的距離W_P滿足如下關系：