[實用新型]垂直結構差分集成螺旋電感

無效

• 申請號: 201120054936.4
• 申請日: 2011-03-04
• 公開（公告）號: CN201985097U
• 公開（公告）日: 2011-09-21
• 發明（設計）人: 劉軍;孫玲玲;王皇
• 申請（專利權）人: 杭州電子科技大學
• 主分類號: H01L27/01
• 分類號: H01L27/01;H01F17/00
• 代理公司: 杭州求是專利事務所有限公司 33200
• 代理人: 杜軍

技術領域

本實用新型涉及一種電感，特別涉及一種應用于集成電路中的集成電感，屬于半導體器件技術領域。

背景技術

隨著CMOS射頻集成電路的快速發展，一些高性能、低功耗的單元電路如低噪聲放大器、壓控振蕩器、混頻器、中頻濾波器，功率放大器等成為整個電路成功的基礎，在這其中片上電感又是必不可少的元件，因此，其設計和優化已成為整個電路成功設計的關鍵之一。

在片電感一般通過金屬薄膜在硅襯底上繞制而成，相對于前期的繞線電感，在片電感成本低，易集成，功耗低等優點。更重要的是它可與如今的CMOS工藝兼容。目前多數集成在片電感所占芯片面積較大，使得電感電流在襯底中以及襯底表面的區域產生的感應電流較大導致較高的襯底能量損耗和過低的品質因數。為了使得片上電感于不斷縮小面積的CMOS工藝兼容，從而優化芯片面積，業界一般采用差分螺旋片上電感，這種電感是將兩個完全相同的螺旋電感纏繞在一起，這樣可以增加這兩個對稱電感之間的磁場耦合，以獲得比較高的有效電感值。然而采用差分電感所減少的芯片面積有限，如能實現在節省芯片面積的同時實現較大的電感值，這對于高集成度的現代電路來說具有很大的益處。

發明內容

本實用新型針對現有技術的不足，提供了一種垂直結構差分集成螺旋電感。本實用新型所采取的技術方案如下：

垂直結構差分集成螺旋電感，包括處于同一芯片內的第一引線層Feed1、第二引線層Feed2、第一左金屬層1、第二左金屬層21、第三左金屬層22、第四左金屬層31、第一右金屬層7、第二右金屬層62、第三右金屬層61、第四右金屬層52、第二金屬層4、第三中左金屬層51、第三中右金屬層32、第一通孔V1、第二通孔V2、第三通孔V3、第四通孔V4、第五通孔V5、第六通孔V6、第七通孔V7、第八通孔V8、第九通孔V9和第十通孔V10；

第一引線層Feed1的一端與第一左金屬層1的一端連接，第一左金屬層1的另一端向下依次通過第一通孔V1、第二左金屬層21、第二通孔V2、第三左金屬層22和第三通孔V3后與第四左金屬層31的一端連接，第四左金屬層31的另一端通過第四通孔V4與第三中右金屬層32的一端連接，第三中右金屬層32的另一端通過第五通孔V5與第二金屬層4的一端連接，第二金屬層4的另一端通過第六通孔V6與第三中左金屬層51的一端連接，第三中左金屬層51的另一端通過第七通孔V7與第四右金屬層52的一端連接，第四右金屬層52的另一端向上依次通過第八通孔V8、第三右金屬層61、第九通孔V9、第二右金屬層62和第十通孔V10后與第一右金屬層7的一端連接，第一右金屬層7的另一端與第二引線層Feed2的一端連接；

所述的第一引線層Feed1、第二引線層Feed2、第一左金屬層1和第一右金屬層7處于同一上層；

所述的第二左金屬層21、第二金屬層4和第二右金屬層62處于同一次上層；

所述的第三左金屬層22、第三中左金屬層51、第三中右金屬層32和第三右金屬層61處于同一次下層；

所述的第四右金屬層52和第四左金屬層31處于同一下層；

所述的第一左金屬層1、第二左金屬層21、第三左金屬層22、第一右金屬層7、第二右金屬層62、第三右金屬層61和第二金屬層4均為條形片狀結構；

所述的第四左金屬層31和第四右金屬層52為L形片狀結構且在該層內呈中心對稱；

所述的第三中左金屬層51和第三中右金屬層32為Z形片狀結構且在該層內呈中心對稱；

所述的上層、次上層、次下層，下層之間相互平行且絕緣；

本實用新型的優點在于將差分結構在垂直的方向上實現，能夠在盡可能小的面積上達到感值及Q值要求。另一方面，采用差分片上電感能夠很好的與差分交流信號兼容。

附圖說明

圖1為本實用新型實施例的垂直結構差分集成螺旋電感沿y負向的立體圖；

圖2為本實用新型實施例的垂直結構差分集成螺旋電感沿y正向的立體圖；

圖3為本實施例仿真的電感L隨頻率變化圖；

圖4為本實施例仿真的品質因數Q隨頻率變化圖。

具體實施方式

下面結合附圖對本實用新型的結構作進一步的說明。