[發(fā)明專利]用于多核處理器中非一致性高速緩存的系統(tǒng)和方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201110463521.7
• 申請(qǐng)日: 2005-12-27
• 公開(kāi)（公告）號(hào): CN103324584A
• 公開(kāi)（公告）日: 2013-09-25
• 發(fā)明（設(shè)計(jì)）人: C·休斯;J·塔克三世;V·李;Y·陳
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): G06F12/08
• 分類號(hào): G06F12/08
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 劉瑜;王英

本申請(qǐng)是2005年12月27日提交的、申請(qǐng)?zhí)枮?00580044884.X的同名專利申請(qǐng)的分案申請(qǐng)。

技術(shù)領(lǐng)域

本發(fā)明總體上涉及微處理器，更具體而言，涉及可以包括多個(gè)處理器內(nèi)核的微處理器。

背景技術(shù)

現(xiàn)代微處理器可以在單個(gè)半導(dǎo)體器件上包括兩個(gè)或多個(gè)處理器內(nèi)核。這種微處理器可以被稱為多核處理器。與使用單內(nèi)核相比，使用多個(gè)內(nèi)核可以改進(jìn)性能。但是，傳統(tǒng)的共享高速緩存架構(gòu)可能并不特別適合于支持多核處理器的設(shè)計(jì)。這里，“共享”可以指每個(gè)內(nèi)核都可以訪問(wèn)該高速緩存中的高速緩存行(cache?line)。傳統(tǒng)架構(gòu)的共享高速緩存可以使用一個(gè)公共結(jié)構(gòu)來(lái)存儲(chǔ)高速緩存行。由于布局約束和其它因素，從這種高速緩存到一個(gè)內(nèi)核的訪問(wèn)等待時(shí)間可能不同于到另一個(gè)內(nèi)核的訪問(wèn)等待時(shí)間。通常，通過(guò)為對(duì)不同內(nèi)核的訪問(wèn)等待時(shí)間采用“最壞情況”設(shè)計(jì)規(guī)則來(lái)補(bǔ)償這種情況。這種策略可能會(huì)增大對(duì)所有內(nèi)核的平均訪問(wèn)等待時(shí)間。

可以對(duì)該高速緩存進(jìn)行分區(qū)，并將各個(gè)分區(qū)布置在包含多個(gè)處理器內(nèi)核的整個(gè)半導(dǎo)體器件中。但是，這本身不會(huì)顯著地減小所有內(nèi)核的平均訪問(wèn)等待時(shí)間。對(duì)于物理位置靠近某個(gè)特定內(nèi)核的高速緩存分區(qū)來(lái)說(shuō)，該發(fā)出請(qǐng)求的內(nèi)核可以具有改進(jìn)的訪問(wèn)等待時(shí)間。但是，該發(fā)出請(qǐng)求的內(nèi)核還會(huì)訪問(wèn)半導(dǎo)體器件上物理位置與其相距較遠(yuǎn)的分區(qū)中包含的高速緩存行。對(duì)這些高速緩存行的訪問(wèn)等待時(shí)間會(huì)顯著大于對(duì)物理位置靠近該發(fā)出請(qǐng)求的內(nèi)核的高速緩存分區(qū)中的高速緩存行的訪問(wèn)等待時(shí)間。

附圖說(shuō)明

結(jié)合附圖以示例性而非限制性的方式說(shuō)明本公開(kāi)，圖中相似的標(biāo)號(hào)代表類似的元件，其中：

圖1是根據(jù)本公開(kāi)的一個(gè)實(shí)施例的環(huán)形互連上的高速緩存單元(cache?molecule)的示意圖；

圖2是根據(jù)本公開(kāi)的一個(gè)實(shí)施例的高速緩存單元的示意圖；

圖3是根據(jù)本公開(kāi)的一個(gè)實(shí)施例的高速緩存鏈(cache?chain)中的高速緩存片(cache?tile)的示意圖；

圖4是根據(jù)本公開(kāi)的一個(gè)實(shí)施例的用于搜索高速緩存行的示意圖；

圖5是根據(jù)本公開(kāi)的另一個(gè)實(shí)施例的非一致性高速緩存(non-uniform?cache)架構(gòu)集合服務(wù)的示意圖；

圖6A是根據(jù)本公開(kāi)的另一個(gè)實(shí)施例的查找狀態(tài)保持寄存器的示意圖；

圖6B是根據(jù)本公開(kāi)的另一個(gè)實(shí)施例的查找狀態(tài)保持寄存器條目的示意圖；

圖7是根據(jù)本公開(kāi)的另一個(gè)實(shí)施例的用于搜索高速緩存行的方法的流程圖；

圖8是根據(jù)本公開(kāi)的另一個(gè)實(shí)施例的具有細(xì)目表(breadcrumb?table)的高速緩存單元的示意圖；

圖9A是根據(jù)本公開(kāi)的一個(gè)實(shí)施例的、包括具有多個(gè)內(nèi)核和高速緩存單元的處理器的系統(tǒng)的示意圖；

圖9B是根據(jù)本公開(kāi)的另一個(gè)實(shí)施例的、包括具有多個(gè)內(nèi)核和高速緩存單元的處理器的系統(tǒng)的示意圖。

具體實(shí)施方式

下面的描述包括設(shè)計(jì)和操作多核處理器中的非一致性共享高速緩存的技術(shù)。在下面的描述中，為了提供對(duì)本發(fā)明的更徹底的理解，列出了很多具體細(xì)節(jié)，諸如邏輯實(shí)現(xiàn)、軟件模塊分配、總線和其它接口信號(hào)傳輸技術(shù)、以及操作細(xì)節(jié)。但是，本領(lǐng)域技術(shù)人員將會(huì)理解，可以在沒(méi)有這些具體細(xì)節(jié)的情況下實(shí)施本發(fā)明。在其它實(shí)例中，為了不混淆本發(fā)明，沒(méi)有詳細(xì)示出控制結(jié)構(gòu)、門級(jí)電路和完整的軟件指令序列。本領(lǐng)域的那些普通技術(shù)人員根據(jù)這里的描述，將能夠?qū)崿F(xiàn)正確的功能而無(wú)需過(guò)度的實(shí)驗(yàn)。在某些實(shí)施例中，在安騰處理器家族兼容的處理器(諸如由英特爾公司制造的那些處理器)、相關(guān)聯(lián)的系統(tǒng)和處理器固件的環(huán)境中公開(kāi)了本發(fā)明。但是，也可以利用其它類型的處理器系統(tǒng)來(lái)實(shí)現(xiàn)本發(fā)明，諸如利用奔騰兼容處理器系統(tǒng)(諸如由英特爾公司制造的那些處理器系統(tǒng))、X-Scale家族兼容處理器、或其他廠商或設(shè)計(jì)商的任何處理器架構(gòu)的任何各種不同的通用處理器。另外，一些實(shí)施例可以包括或可以是專用處理器，諸如圖形、網(wǎng)絡(luò)、圖像、通信、或者任何其它已知或可獲得的類型的處理器連同其固件。