[發明專利]半導體封裝件和用于在半導體封裝件中選擇芯片的方法

無效

• 申請號: 201110463178.6
• 申請日: 2011-12-07
• 公開（公告）號: CN102543938A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 姜泰敏
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/538
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 彭久云

技術領域

本發明的示例性實施例涉及半導體封裝件以及用于在半導體封裝件中選擇芯片的方法，更具體地，涉及包括貫穿硅通路的堆疊封裝件以及選擇堆疊封裝件的芯片的方法，所述堆疊封裝件使用懸臂以允許容易地選擇半導體芯片。

背景技術

當前，隨著電子產品趨向小型化和高性能以及對便攜式移動產品需求的增長，對具有大容量的超小型化半導體存儲器的需求增大。通常，增大半導體存儲器的存儲容量的嘗試可劃分為提高半導體芯片集成度的方法以及在一個半導體封裝件中安裝多個半導體芯片的方法。在前者的情況下，需要極大的努力、成本以及時間來提高集成度。但是，在后者的情況下，如果在一個封裝件中可以安裝多個半導體芯片，這可通過僅改變封裝方法而增大半導體存儲器的存儲容量。此外，在與前者的情況比較時，在后者的情況下，在投資成本、研發和所需時間方面具有多個優點。半導體存儲器制造商已通過使用多芯片封裝件來努力提高半導體存儲裝置的存儲容量，多芯片封裝件以使得多個半導體芯片安裝在一個半導體封裝件中的方式而制造。

用于在一個半導體封裝件中安裝多個半導體芯片的方法可劃分為水平安裝半導體芯片以及垂直安裝半導體芯片。由于電子產品趨向小型化的特性，大多數半導體存儲器制造商優選堆疊型多芯片封裝件，其中半導體芯片以垂直堆疊的方式被封裝。

盡管堆疊型多芯片封裝技術具有封裝件的制造成本可通過簡化工藝來降低且可以大規模制造的優點，但是引起的缺點在于封裝件中用于形成電連接的空間由于待堆疊芯片的數量和尺寸增大而變得不足。典型地，傳統的堆疊多芯片封裝件制造為多個芯片設置在襯底的芯片區域中且各芯片的接合焊盤和襯底的導電電路圖案使用導線電連接。因此，導線接合需要空間且導線連接至襯底的電路圖案需要面積，這可能導致半導體封裝件的尺寸增大。考慮到這些事實，使用貫穿硅通路(TSV)的封裝件結構已作為堆疊型多芯片封裝件的示例而提出。使用貫穿硅通路的封裝件具有這樣的結構，其中貫穿硅通路形成在晶片級的芯片中，并且使用貫穿硅通路在芯片之間垂直地形成物理和電連接。對于采用貫穿硅通路的封裝件的研究已經進行以便適應移動產品的多功能和高性能的趨勢。在堆疊型多芯片封裝件中，需要能夠選擇至少任意一個芯片并將電信號施加至所選芯片。

圖1是現有技術的堆疊封裝件的透視圖。圖2是圖1的部分A(芯片選擇焊盤部分)的剖視圖，而圖3是圖1的俯視圖，示出使用重分布層連接芯片選擇焊盤的示例。

圖1示出半導體芯片20、30、40和50堆疊在襯底10上并通過貫穿硅通路(TSV)24、34、44和54相互連接的情況。Vcc焊盤12和Vss焊盤14設置在襯底10上，并且多個I/O焊盤設置在相應的芯片20、30、40和50上。一些I/O焊盤用作用于選擇芯片的芯片選擇焊盤22、32、42和52。在使用貫穿硅通路24、34、44和54堆疊相同的芯片20、30、40和50的情況下，由于芯片選擇焊盤22、32、42和52設置在相同的垂直位置處，即焊盤22、32、42和52相互堆疊，因而無法使用貫穿硅通路24、34、44和54來實施芯片選擇。因此，重分布層26、36、46和56形成在各芯片選擇焊盤22、32、42和52上以與設置在不同位置的貫穿硅通路28、38、48和58連接。但是，這種方法具有的問題在于，因為堆疊的芯片20、30、40和50的重分布層26、36、46和56具有不同圖案，所以處理成本增加且在管理工藝中存在困難。

圖4是示出使用導線來選擇芯片的現有技術的半導體封裝件的透視圖。參照圖4，在堆疊相同的半導體芯片20、30、40和50的情況下，因為將芯片焊盤放置在其對應芯片的相同位置，所以半導體芯片20、30、40和50以臺階狀的形狀堆疊以提供至每個焊盤的路徑，并且使用導線W將芯片選擇焊盤22、32、42和52連接至Vcc焊盤12和Vss焊盤14，以便能夠將芯片選擇信號施加至半導體芯片20、30、40和50。即使在這種堆疊構造中，引起的問題在于用于芯片選擇的導線接合增加了封裝件的厚度并且導線W的長度隨之增加。增加的導線長度引起信號延遲，并且臺階狀堆疊構造降低了封裝件的結構可靠性。

發明內容

本發明的實施例涉及一種半導體封裝件以及用于在半導體封裝件中選擇芯片的方法，所述半導體封裝件可通過簡單的方法選擇芯片，同時不會增加封裝件的尺寸且消除了對于重分布層的需求。

在一個實施例中，半導體封裝件包括：第一半導體芯片，形成有第一貫穿硅通路；第二半導體芯片，堆疊在第一半導體芯片上方且形成有第二貫穿硅通路；以及懸臂，形成在第一半導體芯片上方且根據電信號而電連接至第一貫穿硅通路或第二貫穿硅通路。