[發明專利]精確對準的搭橋晶粒多晶硅薄膜晶體管的制造方法

無效

• 申請號: 201110461842.3
• 申請日: 2011-12-31
• 公開（公告）號: CN103762166A
• 公開（公告）日: 2014-04-30
• 發明（設計）人: 黃宇華;史亮亮;趙淑云
• 申請（專利權）人: 廣東中顯科技有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/786
• 代理公司: 北京瑞恒信達知識產權代理事務所(普通合伙) 11382
• 代理人: 苗青盛;王鳳華

技術領域

本發明主要涉及多晶硅薄膜晶體管(TFT)技術，更具體地，涉及一種簡化了制作工藝的同時，使得柵極區與有源層區精確對準的搭橋晶粒多晶硅薄膜晶體管及其制造方法。

背景技術

為實現多晶硅TFT有源矩陣顯示器面板的工業化制造，通常需要高質的多晶硅膜。它需要滿足以下要求：低溫加工、可以在大面積玻璃襯上實現、低制造成本、穩定的制造工藝、高性能、一致的特性、以及多晶硅TFT的高可靠性。

高溫多晶硅技術可以用來實現高性能TFT，但是它不能用于商業顯示器面板中使用的普通玻璃襯底。在這樣的情形下，必須使用低溫多晶硅(LTPS)。其中，包括三種主要的LTPS技術：1、通過在600℃長時間退火的固相結晶(SPC)；2、準分子激光晶化(ELC)或閃光燈退火；3、金屬誘導結晶(MIC)及其有關變體。ELC產生最好的結果但是昂貴。SPC成本最低但是花的時間長。

而所有多晶薄膜材料所共有的是膜的晶粒在尺寸、晶體取向和形狀上基本上隨機分布。晶界通常也對優良TFT的形成有害，當該多晶薄膜被用作TFT中的有源層時，電特性取決于在有源溝道中存在多少晶粒和晶界。

目前所有現有技術共同的問題是，它們以隨機的模式(pattern)在TFT有源溝道內形成許多晶粒。晶粒的分布是隨機的，使得TFT的電特性在襯底上分布不均勻。該電特性的寬分布對顯示器的性能有害并且會導致諸如mura缺陷和亮度不均勻的問題。

對于任何半導體材料例如硅、鍺、硅鍺合金、三五族化合物半導體、以及有機半導體來說，多晶薄膜晶體管的晶粒會形成隨機的網絡。晶粒內部的傳導幾乎與晶體材料相同，而跨過晶界的傳導會更差，因此造成遷移率總體減小并且增加閾值電壓。在由這種多晶薄膜制成的薄膜晶體管(TFT)的有源溝道內部，晶粒結構幾乎是二維隨機網絡。隨機性以及相應而生的可變電導不利地影響顯示器性能和圖像質量。

如圖1a所示的典型多晶硅結構，低溫多晶硅膜1101包括晶粒1102。在相鄰的晶粒1102之間有明顯的晶界1103。每個晶粒1102的長度大小從數十納米到幾微米，并且被認為是單晶。許多位錯、堆垛層錯以及懸掛鍵的缺陷分布在所述晶界1103中。由于不同的制備方法，低溫多晶硅膜1101內部的晶粒1102可以隨機分布或沿確定的方向取向。至于常規的低溫多晶硅膜1101，在晶界1103中有嚴重的缺陷，如圖1b中所示。在晶界1103中的嚴重缺陷將引入高勢壘1104，垂直于載流子1105的輸運方向的所述勢壘1104(或傾抖勢壘的垂直分量)將影響載流子的初始狀態和能力。對于在該低溫多晶硅膜1101上制造的薄膜晶體管，閾值電壓和場效應遷移率受晶界勢壘1104限制。當高的反向柵電壓施加在TFT中時分布在漏結區域中的晶界1103也引起大的漏電流。

發明內容

本發明提出了一種搭橋晶粒多晶硅薄膜晶體管的制造方法，使得能夠保存搭橋晶粒(BG)結構的多晶硅薄膜晶體管(TFT)優點的同時，又能簡化工藝并精確對準。

本發明提供一種搭橋晶粒多晶硅薄膜晶體管的制造方法，包括：1)在襯底上形成多晶硅層；2)在多晶硅層上形成柵極絕緣層、柵極層、光刻膠；3)將光刻膠圖案化，形成柵極掩膜，且該柵極掩膜上具有凹槽；4)以柵極掩膜為阻擋，進行刻蝕以形成柵極，并進行離子注入以在多晶硅層中摻雜形成搭橋晶粒線以及源/漏極區。

根據本發明提供的制造方法，其中柵極層由低溫多晶硅構成。

根據本發明提供的制造方法，其中步驟3)中，采用灰度光刻掩模版進行曝光，該灰度光刻掩模版包括透光區、不透光區和部分透光區。

根據本發明提供的制造方法，其中柵極掩膜上的凹槽的深度小于柵極掩膜的總厚度。根據本發明提供的制造方法，其中柵極掩膜上的凹槽的深度等于柵極掩膜的總厚度，在步驟4)后形成多柵結構的柵極。

根據本發明提供的制造方法，其中步驟4)中，先進行刻蝕以形成柵極，再進行離子注入。根據本發明提供的制造方法，其中步驟4)中，先進行離子注入，再進行刻蝕以形成柵極。根據本發明提供的制造方法，其中離子注入的方向垂直于襯底。

根據本發明提供的制造方法，其中灰度光刻掩模版中，透光區位于兩側，不透光區和部分透光區在透光區中間相間排列，且透光區與不透光區相鄰

本發明還提供一種搭橋晶粒多晶硅薄膜晶體管，利用上述制造方法制成。