[發明專利]測試結構及其形成方法、沖洗工藝的沖洗時間判定方法

有效

• 申請號: 201110459708.X
• 申請日: 2011-12-31
• 公開（公告）號: CN103187402A
• 公開（公告）日: 2013-07-03
• 發明（設計）人: 柳會雄;林愛梅
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L21/02;H01L21/66
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造技術領域，尤其涉及測試結構及其形成方法、沖洗工藝的沖洗時間判定方法。

背景技術

目前的半導體制造技術通常采用一層以上的薄膜層(例如多層堆疊結構)以便賦予集成電路(IC)芯片更多的特性。通常，由于各層薄膜材料的特性(例如彈性、熱膨脹等)和各層薄膜上圖形的形狀、大小和分布不同，會導致各層薄膜內部產生應力。并且制造工藝過程(例如升降溫、高壓水柱的沖擊、機械壓力和真空吸附等)中的外力也會影響晶圓表面各層薄膜中應力的分布。

當晶圓表面各層薄膜中應力的分布不均勻時，或者對所述晶圓表面的各層薄膜施加不合適的外力時，晶圓局部會產生過大膜應力，這種過大的膜應力常常導致薄膜材料特性的嚴重退化，如局部晶圓表面出現裂縫，進而造成后續形成的半導體器件的良率下降，集成電路的性能受到影響。

公開號為“CN1229913A”的中國專利，公開了一種“以高橫向分辨率測定內部膜應力的方法和裝置”，對晶圓表面各層薄膜內的應力進行了檢測，但是此種方法是在應力產生后，對應力進行了檢測，此應力可能來自于多個方面。通過此種檢測方法并不能檢測某一具體的制造工藝，例如沖洗工藝對晶圓產生的應力，從而在生產時進行合適的預防，防止所述具體的制造工藝對晶圓表面的各層薄膜產生較大的應力，防止各層薄膜出現裂縫，影響后續形成的半導體器件的良率。

如何對具體制造工藝例如沖洗工藝對晶圓產生的應力進行檢測，找到合適的制造工藝參數形成晶圓的各層薄膜，已成為亟需解決的問題。

發明內容

本發明解決的問題是提供一種測試結構及其形成方法、沖洗工藝的沖洗時間判定方法，采用所述測試結構進行應力檢測，可以找到合適的沖洗工藝參數，提高晶圓的良率和集成電路的性能。

為解決上述問題，本發明提供了一種測試結構，包括：

基底；

位于所述基底表面的圖案層，所述圖案層中至少包括第一圖形和第二圖形，且至少第一圖形或第二圖形的面積大于2500平方微米，所述第一圖形和第二圖形之間的距離等于或小于對應的設計規則；

位于所述圖案層表面的檢驗層。

可選地，所述第一圖形的長邊大于100微米，短邊大于25微米；所述第二圖形的長邊大于100微米，短邊大于25微米。

可選地，當所述第一圖形的長邊大于100微米，短邊大于25微米時，所述第二圖形的面積小于1平方微米。

可選地，所述圖案層的材料為金屬。

可選地，所述檢驗層包括：覆蓋所述圖案層和基底的脆性膜層和位于所述脆性膜層表面的光刻膠層，所述脆性膜層的厚度至少為圖案層的厚度的兩倍。

可選地，所述脆性膜層的材料為氮化硅、氮氧化硅或硅玻璃。

可選地，所述硅玻璃內摻雜氟、磷或硼。

可選地，所述光刻膠層內具有多個通孔。

可選地，所述通孔位于圖案層的圖形上方。

可選地，還包括：覆蓋所述光刻膠層表面的有機的抗反射層；或者覆蓋所述脆性膜層的有機或無機的抗反射層。

一種測試結構的形成方法，包括：

提供基底；

形成位于所述基底表面的圖案層，所述圖案層中至少包括第一圖形和第二圖形，且至少第一圖形或第二圖形的面積大于2500平方微米，所述第一圖形和第二圖形之間的距離等于或小于對應的設計規則；

形成位于所述圖案層表面的檢驗層。

可選地，所述圖案層的形成工藝為刻蝕工藝、自對準工藝或機械刻化工藝。

可選地，所述檢驗層的形成步驟包括：形成覆蓋所述圖案層和基底的脆性膜層，所述脆性膜層的厚度至少為圖案層的厚度的兩倍；形成覆蓋所述脆性膜層表面的光刻膠層。

可選地，還包括：通過曝光顯影的方式在光刻膠層內形成通孔。

可選地，所述通孔位于圖案層的圖形上方。

可選地，還包括：在所述光刻膠層表面形成有機的抗反射層；或者在形成光刻膠層前，形成覆蓋所述脆性膜層表面的有機或無機的抗反射層。

可選地，還包括：在沖洗前對所述光刻膠層進行軟烘烤。

一種沖洗工藝的沖洗時間判定方法，其特征在于，包括：

提供沖洗工藝設備和上述的測試結構；

根據沖洗設備和待沖洗半導體器件獲得最大沖洗流量；

采用最大沖洗流量對所述測試結構進行沖洗，直至位于第一圖形和第二圖形之間的檢驗層產生裂縫，并獲取產生所述裂縫所需要的第一時間；

當對所述半導體器件進行沖洗時的流量為最大沖洗流量時，沖洗所述半導體器件的時間小于所述第一時間；