[發(fā)明專利]接觸式電路板測(cè)試系統(tǒng)的自檢工作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201110457852.X
• 申請(qǐng)日: 2011-12-30
• 公開（公告）號(hào): CN102508150A
• 公開（公告）日: 2012-06-20
• 發(fā)明（設(shè)計(jì)）人: 徐煜明;韓雁;徐斐;莊燕濱
• 申請(qǐng)（專利權(quán)）人: 常州工學(xué)院
• 主分類號(hào): G01R31/28
• 分類號(hào): G01R31/28
• 代理公司: 常州市江海陽光知識(shí)產(chǎn)權(quán)代理有限公司 32214
• 代理人: 湯志和

技術(shù)領(lǐng)域

本發(fā)明涉及一種接觸式電路板測(cè)試系統(tǒng)的自檢工作方法

背景技術(shù)

在現(xiàn)代電子工業(yè)中，印刷電路板已經(jīng)得到了非常廣泛的使用，檢測(cè)電路板質(zhì)量?jī)?yōu)劣的各種方法因工業(yè)的迫切需要應(yīng)運(yùn)而生。電路板的接觸式檢測(cè)，可以理解為計(jì)算機(jī)控制的自動(dòng)在線檢測(cè)ICT(In-CircuitTester)，被測(cè)電路板通過氣動(dòng)機(jī)構(gòu)，把被測(cè)電路板固定于測(cè)試平臺(tái)夾具上，選取電路板上n個(gè)被測(cè)點(diǎn)(通常n的個(gè)數(shù)由電路板上的焊盤或過孔的數(shù)量決定)，通過與三極管開關(guān)陣列中的測(cè)試結(jié)點(diǎn)相連的探針和焊盤或者過孔充分接觸，三極管開關(guān)陣列及其控制電路是系統(tǒng)測(cè)試的關(guān)鍵，而由PNP型和NPN型三極管構(gòu)成的對(duì)管電路是構(gòu)成三極管開關(guān)陣列的最基本單元電路。在現(xiàn)有設(shè)計(jì)中，三極管開關(guān)陣列采用繼電器控制，該方案嚴(yán)重限制了測(cè)試結(jié)點(diǎn)數(shù)，并且檢測(cè)速度慢。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是提供一種快速、準(zhǔn)確實(shí)現(xiàn)自檢的接觸式電路板測(cè)試系統(tǒng)的自檢工作方法。

為解決上述技術(shù)問題，本發(fā)明提供一種接觸式電路板測(cè)試系統(tǒng)，包括：與計(jì)算機(jī)接口M0相連的第一、第二FPGA電路M4、M5，與第一、第二FPGA電路M4、M5的控制信號(hào)輸出端相連的至少包含一個(gè)由兩組對(duì)管電路組成的三極管開關(guān)陣列電路；所述的對(duì)管電路包括一個(gè)PNP型和NPN型三極管，該P(yáng)NP型和NPN型三極管的集電極相連；所述的三極管陣列電路中的各PNP型三極管的發(fā)射極相連形成第一公共點(diǎn)GND1，該三極管陣列電路中的各NPN型三極管的發(fā)射極相連形成第二公共點(diǎn)GND2；各對(duì)管電路中的PNP型和NPN型三極管的集電極相連端為測(cè)試結(jié)點(diǎn)J；第一FPGA電路M4的各控制信號(hào)輸出端與所述的三極管陣列電路中的各PNP型三極管的基極一一對(duì)應(yīng)相連，第二FPGA電路M5的各控制信號(hào)輸出端與所述的三極管陣列電路中的各NPN型三極管的基極一一對(duì)應(yīng)相連；第一FPGA電路M4連接有第一主電源VCC3、GND3、用于控制所述第一FPGA電路M4的各控制信號(hào)輸出端的輸出電壓的第一控制輸出電源VCC5、GND5；第二FPGA電路M5連接有第二主電源VCC2、GND2、用于控制所述第二FPGA電路M5的各控制信號(hào)輸出端的輸出電壓的第二控制輸出電源VCC4、GND4；所述的第一FPGA電路M4的第一控制輸出電源的正極VCC5與所述第一公共點(diǎn)GND1相連，所述的第二FPGA電路M5的第二控制輸出電源的接地點(diǎn)GND4與所述第二公共點(diǎn)GND2相連；所述第一公共點(diǎn)GND1還與一受控電流源的輸出端相連、第二公共點(diǎn)GND2與所述受控電流源的輸入端相連。

進(jìn)一步，為了降低功耗，所述的第一、第二FPGA電路都采用ACTEL公司的A3P060集成電路，且所述第一、第二控制輸出電源電壓都為1.5V。因?yàn)樵贏3P060內(nèi)部電路的輸出端，帶有300Ω的輸出電阻，當(dāng)輸出邏輯“0”時(shí)，其電平為“-1.5V”，三極管基極電流：保證三極管工作在飽和狀態(tài)。如果選擇較高的+VCC5電壓，會(huì)大大增加系統(tǒng)功耗。

進(jìn)一步，為了減少漏電流，降低干擾信號(hào)，所述的接觸式電路板系統(tǒng)還包括：輸入與該計(jì)算機(jī)接口相連、輸出與所述第一、第二FPGA集成電路分別相連的起電平轉(zhuǎn)換和電路隔離作用的兩個(gè)光電耦合電路。

上述接觸式電路板測(cè)試系統(tǒng)的自檢工作方法，包括以下步驟：

①由計(jì)算機(jī)控制第一、第二FPGA電路M4、M5使三極管開關(guān)陣列中三極管全部截止；把測(cè)得的檢測(cè)電壓U_AB數(shù)據(jù)與存儲(chǔ)在計(jì)算機(jī)內(nèi)部的三極管全部截止標(biāo)準(zhǔn)數(shù)據(jù)進(jìn)行比對(duì)，若U_AB數(shù)據(jù)與所述標(biāo)準(zhǔn)數(shù)據(jù)不符，則判斷為：至少有一個(gè)所述的對(duì)管電路中的NPN型和PNP型三極管都損壞；

②保持三極管開關(guān)陣列中NPN型三極管全部截止，由計(jì)算機(jī)控制第一FPGA電路M4使所述的三極管開關(guān)陣列中PNP型三極管依次完成導(dǎo)通、截止，同時(shí)把所述檢測(cè)電壓U_AB與存儲(chǔ)在計(jì)算機(jī)內(nèi)部的相應(yīng)的第一數(shù)據(jù)進(jìn)行比對(duì)，若所述檢測(cè)電壓U_AB與所述第一數(shù)據(jù)不符，即判斷出當(dāng)前所測(cè)的NPN型三極管損壞；

③計(jì)算機(jī)控制第二FPGA電路M5使所述的三極管開關(guān)陣列中PNP型三極管全部截止，并控制第一FPGA電路M4使NPN型三極管依次完成導(dǎo)通、截止，同時(shí)把所述檢測(cè)電壓U_AB與存儲(chǔ)在計(jì)算機(jī)內(nèi)部的相應(yīng)的第二數(shù)據(jù)進(jìn)行比對(duì)，若所述檢測(cè)電壓U_AB與所述第二數(shù)據(jù)不符，即判斷出當(dāng)前所測(cè)的PNP型三極管損壞；