[發(fā)明專利]LDMOS晶體管及其制作方法

有效

• 申請?zhí)枺?/td>: 201110456264.4
• 申請日: 2011-12-30
• 公開（公告）號: CN103187444A
• 公開（公告）日: 2013-07-03
• 發(fā)明（設(shè)計）人: 劉金華
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體領(lǐng)域，尤其是涉及一種LDMOS晶體管及其制作方法。

背景技術(shù)

與常見的場效應(yīng)晶體管相比，橫向擴(kuò)散金屬氧化物半導(dǎo)體(Lateral?Diffused?Metal?Oxide?Semiconductor，LDMOS)晶體管在關(guān)鍵的器件特性方面，如增益、線性度以及散熱性能等方面具有明顯的優(yōu)勢，因此得到了廣泛應(yīng)用。擊穿電壓高也是LDMOS晶體管的一個重要特性，因此，LDMOS晶體管常應(yīng)用于高壓器件中。

現(xiàn)有技術(shù)中公開一種n型LDMOS晶體管結(jié)構(gòu)，如圖1所示，包括：

半導(dǎo)體襯底100；位于所述半導(dǎo)體襯底100上、包括柵介質(zhì)層101和柵電極102的柵極結(jié)構(gòu)；位于所述柵極結(jié)構(gòu)兩側(cè)的側(cè)壁上的側(cè)墻103；在所述柵極結(jié)構(gòu)兩側(cè)的所述半導(dǎo)體襯底100中具有源(Source)區(qū)104和漏(Drain)區(qū)105，所述源區(qū)104和所述漏區(qū)105摻有n型離子；以及，位于所述源區(qū)104和所述漏區(qū)105之間的漂移區(qū)(Drift?Region)106，所述漂移區(qū)106也摻有n型離子，所述漂移區(qū)106的摻雜離子濃度低于所述源區(qū)104或所述漏區(qū)105的摻雜離子濃度。

更多信息可以參考公開號為US2008/0237705A1的美國發(fā)明專利申請文件。

所述漂移區(qū)106中的摻雜離子濃度較低，可以承載較高的電壓，由此增大了源/漏極之間的擊穿電壓，從而使LDMOS晶體管能夠應(yīng)用于高壓器件中。然而，較低的摻雜離子濃度會導(dǎo)致源/漏區(qū)之間較大的電阻，這減小了源/漏區(qū)之間的電流，影響了LDMOS晶體管的性能。

因此，需要一種LDMOS晶體管及其形成方法，以增大源/漏區(qū)之間的電流，改善LDMOS晶體管的性能。

發(fā)明內(nèi)容

本發(fā)明要解決的問題是提供一種LDMOS晶體管及其形成方法，以增大源/漏區(qū)之間的電流，改善LDMOS晶體管的性能。

為解決上述問題，本發(fā)明的實(shí)施例提供一種LDMOS晶體管，包括：半導(dǎo)體襯底，包括平臺部和突出所述平臺部的凸出部；源區(qū)，位于所述凸出部相對兩側(cè)的所述平臺部內(nèi)，所述源區(qū)還包括延伸至部分所述凸出部內(nèi)的延伸區(qū)；漏區(qū)，位于所述凸出部的頂部；漂移區(qū)，位于所述凸出部內(nèi)，與所述漏區(qū)相鄰，并與所述延伸區(qū)之間具有間隔，所述源區(qū)、所述漏區(qū)以及所述漂移區(qū)具有相同的導(dǎo)電類型，所述漂移區(qū)的摻雜離子濃度小于所述漏區(qū)或所述源區(qū)的摻雜離子濃度；柵介質(zhì)層，位于所述平臺部上且位于所述凸出部相對兩側(cè)的側(cè)壁上；以及柵電極，位于所述平臺部上且位于所述柵介質(zhì)層上，且所述柵電極與所述平臺部之間電性絕緣。

可選地，所述漏區(qū)的頂部相對兩側(cè)具有向內(nèi)凹進(jìn)的臺階，所述臺階上覆蓋有第一保護(hù)層。

可選地，所述第一保護(hù)層為氧化硅。

可選地，所述柵電極與所述平臺部之間通過第一絕緣層電性絕緣。

可選地，所述半導(dǎo)體襯底中還形成有摻雜阱區(qū)，所述摻雜阱區(qū)的導(dǎo)電類型與所述源區(qū)、所述漏區(qū)以及所述漂移區(qū)的導(dǎo)電類型不同。

可選地，所述源區(qū)的摻雜離子濃度范圍是1E19/cm³至1E21/cm³，所述漏區(qū)的摻雜離子濃度范圍是1E19/cm³至1E21/cm³，所述漂移區(qū)的摻雜離子濃度范圍是1E18/cm³至1E20/cm³。

可選地，所述摻雜阱區(qū)的摻雜離子濃度范圍是1E18/cm³至1E20/cm³。

可選地，所述凸出部突出所述平臺部的厚度范圍是50納米至500納米，所述漏區(qū)的垂直方向的厚度范圍是10納米至200納米，所述漂移區(qū)的垂直方向的厚度范圍是10納米至200納米，所述漂移區(qū)與所述延伸區(qū)間隔范圍是10納米至100納米，所述柵電極的水平方向的寬度范圍是10納米至500納米。

可選地，所述柵介質(zhì)層為氮化硅、氮氧化硅、氧化硅、或高K介電材料。

可選地，所述柵電極為多晶硅或者金屬。