[發明專利]LDMOS晶體管及其制作方法

有效

• 申請號: 201110456264.4
• 申請日: 2011-12-30
• 公開（公告）號: CN103187444A
• 公開（公告）日: 2013-07-03
• 發明（設計）人: 劉金華
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

1.一種LDMOS晶體管，包括：

半導體襯底，包括平臺部和突出所述平臺部的凸出部；

源區，位于所述凸出部相對兩側的所述平臺部內，所述源區還包括延伸至部分所述凸出部內的延伸區；

漏區，位于所述凸出部的頂部；

漂移區，位于所述凸出部內，與所述漏區相鄰，并與所述延伸區之間具有間隔，所述源區、所述漏區以及所述漂移區具有相同的導電類型，所述漂移區的摻雜離子濃度小于所述漏區或所述源區的摻雜離子濃度；

柵介質層，位于所述平臺部上且位于所述凸出部相對兩側的側壁上；以及

柵電極，位于所述平臺部上且位于所述柵介質層上，且所述柵電極與所述平臺部之間電性絕緣。

2.根據權利要求1所述的LDMOS晶體管，其特征在于，所述漏區的頂部相對兩側具有向內凹進的臺階，所述臺階上覆蓋有第一保護層。

3.根據權利要求2所述的LDMOS晶體管，其特征在于，所述第一保護層為氧化硅。

4.根據權利要求1所述的LDMOS晶體管，其特征在于，所述柵電極與所述平臺部之間通過第一絕緣層電性絕緣。

5.根據權利要求1所述的LDMOS晶體管，其特征在于，所述半導體襯底中還形成有摻雜阱區，所述摻雜阱區的導電類型與所述源區、所述漏區以及所述漂移區的導電類型不同。

6.根據權利要求1所述的LDMOS晶體管，其特征在于，所述源區的摻雜離子濃度范圍是1E19/cm³至1E21/cm³，所述漏區的摻雜離子濃度范圍是1E19/cm³至1E21/cm³，所述漂移區的摻雜離子濃度范圍是1E18/cm³至1E20/cm³。

7.根據權利要求5所述的LDMOS晶體管，其特征在于，所述摻雜阱區的摻雜離子濃度范圍是1E18/cm³至1E20/cm³。

8.根據權利要求1所述的LDMOS晶體管，其特征在于，所述凸出部突出所述平臺部的厚度范圍是50納米至500納米，所述漏區的垂直方向的厚度范圍是10納米至200納米，所述漂移區的垂直方向的厚度范圍是10納米至200納米，所述漂移區與所述延伸區間隔范圍是10納米至100納米，所述柵電極的水平方向的寬度范圍是10納米至500納米。

9.根據權利要求1所述的LDMOS晶體管，其特征在于，所述柵介質層為氮化硅、氮氧化硅、氧化硅、或高K介電材料。

10.根據權利要求1所述的LDMOS晶體管，其特征在于，所述柵電極為多晶硅或者金屬。

11.一種LDMOS晶體管的形成方法，包括：

提供半導體襯底，所述半導體襯底包括平臺部和突出所述平臺部的凸出部；

在所述凸出部相對兩側的所述平臺部內形成源區，所述源區還包括延伸至部分的所述凸出部內的延伸區；

在所述凸出部的頂部形成漏區；

在所述凸出部內形成漂移區，所述漂移區與所述漏區相鄰，并與所述延伸區之間具有間隔，所述漂移區的摻雜離子濃度小于所述漏區或所述源區的摻雜離子濃度，所述源區、所述漏區以及所述漂移區的導電類型相同；

在所述平臺部上且所述凸出部相對兩側的側壁上形成柵介質層；以及

在所述平臺部上且所述柵介質層上形成柵電極，所述柵電極與所述平臺部之間電性絕緣。

12.根據權利要求11所述的LDMOS晶體管的形成方法，其特征在于，形成所述半導體襯底的步驟包括：

提供基底；以及

在基底的部分表面上外延形成所述凸出部，所述基底構成所述平臺部。

13.根據權利要求12所述的LDMOS晶體管的形成方法，其特征在于，形成所述凸出部的步驟包括：

在所述基底上形成依次堆疊的第一絕緣層和犧牲層，所述犧牲層和所述第一絕緣層中形成有開口，所述開口暴露出部分的所述基底；以及

在所述開口中進行外延生長工藝，形成第一外延層，所述第一外延層的上表面低于所述犧牲層的上表面。