[發(fā)明專利]基板結(jié)構(gòu)、封裝結(jié)構(gòu)及其制法

有效

• 申請?zhí)枺?/td>: 201110454995.5
• 申請日: 2011-12-30
• 公開（公告）號(hào): CN103187386A
• 公開（公告）日: 2013-07-03
• 發(fā)明（設(shè)計(jì)）人: 林邦群;蔡岳穎;陳泳良
• 申請（專利權(quán)）人: 矽品精密工業(yè)股份有限公司
• 主分類號(hào): H01L23/498
• 分類號(hào): H01L23/498;H01L23/31;H01L21/48
• 代理公司: 北京戈程知識(shí)產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽

技術(shù)領(lǐng)域

本發(fā)明涉及一種基板結(jié)構(gòu)、封裝結(jié)構(gòu)及其制法，尤指一種球柵數(shù)組型式的基板結(jié)構(gòu)、封裝結(jié)構(gòu)及其制法。

背景技術(shù)

為符合現(xiàn)今電子產(chǎn)品輕薄短小的發(fā)展趨勢，同時(shí)有效縮小半導(dǎo)體封裝結(jié)構(gòu)的尺寸，業(yè)界發(fā)展出一種球柵數(shù)組半導(dǎo)體封裝結(jié)構(gòu)，其主要特色在于將半導(dǎo)體芯片設(shè)置于基板的貫穿開口中，并借由多個(gè)焊線將該半導(dǎo)體芯片電性連接至基板。此種封裝結(jié)構(gòu)能夠縮短焊線長度與增加電性品質(zhì)，并可降低封裝結(jié)構(gòu)的整體厚度。

請參閱圖1，其為現(xiàn)有例如美國專利第5,583,378、6,395,582與6,537,848號(hào)的封裝結(jié)構(gòu)的剖視圖。如圖所示，其先提供一具有貫穿開口100的基板10，并于該基板10的一表面上設(shè)置承載板11以封蓋該開口100，接著，將半導(dǎo)體芯片12設(shè)置于該基板10的開口100中的承載板11上，并借由焊線13以電性連接該基板10的打線墊101與半導(dǎo)體芯片12，并于該半導(dǎo)體芯片12、焊線13與打線墊101上包覆封裝膠體14，最后，于該基板10的球墊102上設(shè)置焊球15。

然而，前述封裝結(jié)構(gòu)均需設(shè)置有基板，而造成整體成本的增加；此外，現(xiàn)有封裝結(jié)構(gòu)的基板中通常具有多層的線路層與介電層，所以最終封裝結(jié)構(gòu)的厚度將較厚，而不利于產(chǎn)品的微小化。

因此，如何避免上述現(xiàn)有技術(shù)中的種種問題，俾解決封裝結(jié)構(gòu)的成本較高與厚度較厚的問題，實(shí)已成為目前亟欲解決的課題。

發(fā)明內(nèi)容

有鑒于上述現(xiàn)有技術(shù)的缺失，本發(fā)明的主要目的在于提供一種基板結(jié)構(gòu)、封裝結(jié)構(gòu)及其制法，能有效降低成本，并減少厚度。

本發(fā)明所提供的基板結(jié)構(gòu)，包括：介電層，其具有相對(duì)的第一介電層表面與第二介電層表面；多個(gè)第一電性連接墊與第二電性連接墊，其嵌埋于該介電層，且外露于該第一介電層表面與第二介電層表面；多個(gè)線路，其設(shè)于該第一介電層表面、第一電性連接墊與第二電性連接墊上，且各該線路的兩端分別連接該第一電性連接墊與第二電性連接墊；以及保護(hù)層，其覆蓋于該介電層的第一介電層表面與線路上。

本發(fā)明還提供一種封裝結(jié)構(gòu)，其包括：介電層，其具有相對(duì)的第一介電層表面與第二介電層表面；多個(gè)第一電性連接墊與第二電性連接墊，其嵌埋于該介電層，且外露于該第一介電層表面與第二介電層表面；多個(gè)線路，其設(shè)于該第一介電層表面、第一電性連接墊與第二電性連接墊上，且各該線路的兩端分別連接該第一電性連接墊與第二電性連接墊；保護(hù)層，其覆蓋于該介電層的第一介電層表面與線路上；半導(dǎo)體芯片，其設(shè)置于該介電層的第二介電層表面上，且電性連接該第一電性連接墊；以及封裝膠體，其形成于該介電層的第二介電層表面上，且包覆該半導(dǎo)體芯片與第一電性連接墊。

本發(fā)明還提供一種基板結(jié)構(gòu)的制法，其包括：于具有相對(duì)的第一表面與第二表面的基材的該第一表面上形成多個(gè)第一電性連接墊與第二電性連接墊；于該第一表面上形成介電層，且各該第一電性連接墊與第二電性連接墊的一端外露于該介電層的表面；于該介電層、第一電性連接墊與第二電性連接墊上形成多個(gè)線路，各該線路的兩端分別連接該第一電性連接墊與第二電性連接墊；于該介電層與線路上覆蓋保護(hù)層；以及移除該基材，以外露該第一電性連接墊、第二電性連接墊及其周圍的介電層。

本發(fā)明還提供一種封裝結(jié)構(gòu)的制法，其包括：提供一基板結(jié)構(gòu)，其包括：介電層，其具有相對(duì)的第一介電層表面與第二介電層表面；多個(gè)第一電性連接墊與第二電性連接墊，其嵌埋于該介電層，且外露于該第一介電層表面與第二介電層表面；多個(gè)線路，其設(shè)于該第一介電層表面、第一電性連接墊與第二電性連接墊上，且各該線路的兩端分別連接該第一電性連接墊與第二電性連接墊；及保護(hù)層，其覆蓋于該介電層的第一介電層表面與線路上；于該介電層的第二介電層表面上設(shè)置與該第一電性連接墊電性連接的半導(dǎo)體芯片；以及于該介電層的第二介電層表面上形成包覆該半導(dǎo)體芯片與第一電性連接墊的封裝膠體。

由上可知，因?yàn)楸景l(fā)明的基板結(jié)構(gòu)與封裝結(jié)構(gòu)中均不具有基板，所以可降低整體成本，并縮減整體厚度；此外，本發(fā)明僅具有一層的線路，故可進(jìn)一步有利于基板結(jié)構(gòu)與封裝結(jié)構(gòu)的厚度的減少。

附圖說明

圖1為現(xiàn)有的封裝結(jié)構(gòu)的剖視圖；

圖2A至圖2R為本發(fā)明的基板結(jié)構(gòu)、封裝結(jié)構(gòu)及其制法的第一實(shí)施例的剖視圖，其中，圖20’與圖2P’分別為圖20與圖2P的俯視圖；以及

圖3A至圖3D為本發(fā)明的封裝結(jié)構(gòu)及其制法的第二實(shí)施例的剖視圖。

主要組件符號(hào)說明

10?????基板

100????開口

101????打線墊

102????球墊

11?????承載板