[發明專利]半導體器件的制作方法

有效

• 申請號: 201110451716.X
• 申請日: 2011-12-29
• 公開（公告）號: CN103187279A
• 公開（公告）日: 2013-07-03
• 發明（設計）人: 吳孝嘉;房世林;羅澤煌;陳正培;章舒;何延強
• 申請（專利權）人: 無錫華潤上華半導體有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 顧珊;汪洋

技術領域

本發明涉及半導體制作領域，具體涉及一種半導體器件的制作方法。

背景技術

隨著集成電路的不斷發展，為了節省面積，在同一芯片上同時制作多種器件。例如，在BCD(Bipolar-CMOS-DMOS)工藝中，高壓(HV)的橫向擴散金屬氧化物半導體(LDMOS)器件和低壓(LV)的CMOS器件集成在同一芯片上。如圖1所示，在半導體襯底100上包括LDMOS110和CMOS120，并用場氧化層114區隔開來，LDMOS110在源區和漏區之間有一個漂移區111，低摻雜的漂移區由于是高阻，能夠承受更高的電壓，如圖1所示，LDMOS的柵極112擴展到漂移區的漂移區氧化層113上面，充當場極板。

LV?CMOS采用很薄的柵氧，一般為100-200埃，襯底表面的質量決定了柵氧的質量。在柵氧生長前需要對襯底表面進行氧化，再通過腐蝕去除這層氧化層，露出高質量的襯底，這個過程也稱犧牲氧化過程。通常為了保證腐蝕時犧牲氧化層的完全去除，需要腐蝕的氧化層損失量大于犧牲氧化層的生長量。

在現有技術中的一種半導體器件的制作方法，如圖2和圖3所示，包括：

步驟301，提供半導體襯底200，所述半導體襯底200包括LDMOS區和CMOS區；

步驟302，在所述半導體襯底上形成掩蔽層201；

步驟303，利用所述掩蔽層201作為掩膜，形成所述LDMOS的漂移區202，然后在所述漂移區202上方形成漂移區氧化層203；

步驟304，去除所述掩蔽層201；

步驟305，在所述半導體襯底上形成犧牲氧化層204；

步驟306，去除所述犧牲氧化層204；

步驟307，在經過犧牲氧化處理的所述半導體襯底上，形成所述CMOS的柵氧211和柵極210。通過擴散、光刻、腐蝕、薄膜工藝制作后續結構。

如圖2和圖3所示，由于犧牲氧化層的制作的步驟在漂移區氧化層制作的步驟之后，在犧牲氧化層腐蝕過程中，HV?LDMOS的漂移區氧化層也同樣被腐蝕。如圖2G和圖4中拐角部221示出的區域，漂移區氧化層邊緣容易受到損傷，另外，圖2F中虛線示出的區域為漂移區氧化層203被腐蝕掉的部分。雖然漂移區氧化層邊緣的拐角處在制作柵氧的過程中也會進行一定程度的氧化，但拐角處的氧化層很薄，這就會造成因漂移區兩端的電場較高導致擊穿。

在現有技術中，通常采取的解決方案是增加漂移區長度以提高擊穿電壓。但是，這種方法同樣存在一些問題。

LDMOS器件是由成百上千的單一結構的LDMOS單元所組成的，單元數量越多，LDMOS器件驅動能力越強。增加漂移區的長度增加了LDMOS單元芯片的面積，降低了單元數量，從而降低了同樣面積下的LDMOS器件驅動能力。

而導通電阻是在器件工作時，從漏到源的電阻，當導通電阻很小時，會有較大的輸出電流，器件就會提供一個很好的開關特性，從而可以具有更強的驅動能力。增加漂移區的長度增加了導通電阻，同樣也降低了LDMOS器件的驅動能力。

所以，增加漂移區長度以提高擊穿電壓，會增加芯片面積和導通電阻，降低LDMOS器件的驅動能力。

在實現上述進行制作LDMOS器件的過程時，發明人發現現有技術中至少存在如下問題：

HV?LDMOS漂移區氧化層邊緣硅容易裸露，產生結邊緣漏電，導致LDMOS器件擊穿。

發明內容

針對現有技術的不足，本發明提供一種半導體器件的制作方法，解決HV?LDMOS漂移區氧化層邊緣硅容易裸露導致LDMOS器件擊穿的問題，在保證了LDMOS器件的驅動能力的同時，提高LDMOS的擊穿電壓。

為達到上述目的，本發明采用如下技術方案：

一種半導體器件的制作方法，包括：

提供半導體襯底，所述半導體襯底包括LDMOS區和CMOS區；

在所述半導體襯底上形成犧牲氧化層；

去除所述犧牲氧化層；

在經過犧牲氧化處理的所述半導體襯底上形成掩蔽層；

利用所述掩蔽層作為掩膜，形成所述LDMOS的漂移區，然后在所述漂移區上方形成漂移區氧化層；

去除所述掩蔽層。

優選的，在所述去除掩蔽層的步驟之后，還包括：在經過犧牲氧化處理的所述半導體襯底上，形成所述CMOS的柵氧和柵極。

優選的，所述掩蔽層的厚度為250-400埃。

優選的，所述掩蔽層包括掩蔽氮化硅層和掩蔽氧化層，所述掩蔽氮化硅層位于所述掩蔽氧化層上方。