[發明專利]片上眾核處理器時鐘精確并行仿真系統

有效

• 申請號: 201110448825.6
• 申請日: 2011-12-29
• 公開（公告）號: CN102591759A
• 公開（公告）日: 2012-07-18
• 發明（設計）人: 吳俊敏;朱小東;唐軼軒;趙小雨
• 申請（專利權）人: 中國科學技術大學蘇州研究院
• 主分類號: G06F11/26
• 分類號: G06F11/26
• 代理公司: 蘇州創元專利商標事務所有限公司 32103
• 代理人: 范晴

1.?一種片上眾核處理器時鐘精確并行仿真系統，包括處理器子系統、存儲子系統和仿真對象子系統，其特征在于所述系統中處理器子系統與仿真對象子系統間設置模塊中間層，所述模塊中間層實現邏輯處理器到仿真對象機器的映射；所述模塊中間層包括與處理器核及其私有的一級高速緩存一一對應的核模塊和映射互連網絡、共享高速緩存、內存及其他仿真對象結構的存儲模塊；所述核模塊與存儲模塊之間進行點對點同步，所述存儲模塊相互之間進行組同步。

2.?根據權利要求1所述的片上眾核處理器時鐘精確并行仿真系統，其特征在于所述點對點同步是所述仿真系統通過設置前瞻量路障、源路障、目標路障原語實現相互通信的對偶核模塊與存儲模塊的時鐘同步的方法；所述前瞻量路障設置在前瞻量窗口上限時間點,跟隨鄰接模塊的最小時鐘滑動，永不被釋放；所述源路障為某模塊等待某一事件對自己設置的路障，事件到達時被釋放，事件未到達前隨最小時鐘移動；所述目標路障為某模塊讓另一模塊等待某事件時向目標模塊設置的路障，解除或者推后該路障的條件與源路障相同。

3.?根據權利要求2所述的片上眾核處理器時鐘精確并行仿真系統，其特征在于所述系統點對點同步中每個核模塊設置一個前瞻量路障使核模塊與對偶存儲模塊的時鐘偏差處于保守同步協議要求的范圍內，其前瞻量取自共享高速緩存的最小訪問延遲。

4.?根據權利要求2所述的片上眾核處理器時鐘精確并行仿真系統，其特征在于所述系統點對點同步中每個存儲模塊設置一個單時鐘周期前瞻量路障以保證存儲模塊可以在任意時刻接收從核模塊發來的零延遲事件。

5.?根據權利要求2所述的片上眾核處理器時鐘精確并行仿真系統，其特征在于所述系統點對點同步中在每次訪存請求發出時刻為相應核模塊設置一個源路障以保證訪存完成時的零延遲返回事件在正確的時刻被核模塊及時接收到。

6.?根據權利要求2所述的片上眾核處理器時鐘精確并行仿真系統，其特征在于所述系統點對點同步中每次為將要訪問的目標核模塊設置一個目標路障以保證從片上網絡發來的零延遲事件能夠被及時接收到。

7.?根據權利要求1所述的片上眾核處理器時鐘精確并行仿真系統，其特征在于所述組同步為利用所述仿真系統通過設置前瞻量路障使得所有存儲模塊能夠同步的方法；所述前瞻量路障設置在前瞻量窗口上限時間點,跟隨鄰接模塊的最小時鐘滑動，永不被釋放。

8.?根據權利要求7所述的片上眾核處理器時鐘精確并行仿真系統，其特征在于所述系統組同步中每個存儲模塊設置一個前瞻量路障以保證各存儲模塊之間的時鐘偏差處于保守同步協議要求的范圍內，其前瞻量取自片上網絡鏈路延遲。

9.?根據權利要求7所述的片上眾核處理器時鐘精確并行仿真系統，其特征在于所述系統組同步中根據路由器的度數，限制每個存儲模塊僅與其接鄰的若干個存儲模塊同步，利用相互銜接的部分同步的正確性保證存儲模塊整體同步的正確性。

10.?根據權利要求2或7所述的片上眾核處理器時鐘精確并行仿真系統，其特征在于所述系統通過基于自旋鎖實現的自定義路障原語將模塊阻塞在指定的時刻上，直到解除路障的條件發生。