[發(fā)明專利]用于內存系統(tǒng)的電壓與時序校準方法

有效

• 申請?zhí)枺?/td>: 201110443575.7
• 申請日: 2011-12-27
• 公開（公告）號: CN103186488A
• 公開（公告）日: 2013-07-03
• 發(fā)明（設計）人: 李春一;馬青江
• 申請（專利權）人: 瀾起科技（上海）有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 上海光華專利事務所 31219
• 代理人: 李儀萍

1.一種用于內存系統(tǒng)的電壓與時序校準方法，其中，所述內存系統(tǒng)包括內存控制器、至少一個與所述內存控制器通信連接的內存緩沖器、以及至少一個與內存緩沖器通信連接的內存芯片單元，所述用于內存系統(tǒng)的電壓與時序校準方法的特征在于，至少包括步驟：

1)所述內存控制器根據內存緩沖器基于自身內存控制器側的時序和電壓所傳送回的數據來調整自身的時序和電壓以及內存緩沖器的電壓，以實現(xiàn)自身的時序和電壓與內存緩沖器的內存控制器側的時序和電壓的校準；

2)所述內存控制器根據已經過內存控制器側的時序和電壓校準的內存緩沖器基于自身內存芯片側的時序和電壓所讀取的來自內存芯片單元的數據，來調整該內存緩沖器的內存芯片側的時序和電壓以及內存芯片單元的電壓，以實現(xiàn)內存緩沖器的內存芯片側的時序和電壓與所通信連接的內存芯片單元的時序和電壓的校準，或者已經過內存控制器側的時序和電壓校準的內存緩沖器基于自身內存芯片側的時序和電壓所讀取的來自內存芯片單元的數據，來調整自身內存芯片側的時序和電壓以及內存芯片單元的電壓，以實現(xiàn)內存緩沖器的內存芯片側的時序和電壓與所通信連接的內存芯片單元的時序和電壓的校準。

2.根據權利要求1所述的用于內存系統(tǒng)的電壓與時序校準方法，其特征在于：所述步驟1)包括步驟：

內存緩沖器基于來自內存控制器的第一通信指令，并根據自身內存控制器側的讀時序和讀電壓將第一預定數據傳送給所述內存控制器；

所述內存控制器將自身的第一預定數據與基于自身的讀時序和讀電壓所讀取的來自內存緩沖器的第一預定數據進行比較以確定自身的讀時序和讀電壓，進而實現(xiàn)自身的讀時序和讀電壓與內存緩沖器的內存控制器側的讀時序和讀電壓的校準。

3.根據權利要求1所述的用于內存系統(tǒng)的電壓與時序校準方法，其特征在于：所述步驟1)包括步驟：

內存控制器向已經過內存控制器側的讀時序和讀電壓校準的內存緩沖器傳送第二通信指令，再基于自身的寫時序與寫電壓傳送第一寫采集信號，以便已經過內存控制器側的讀時序和讀電壓校準的內存緩沖器基于所接收的第一寫采集信號對自身的時鐘信號進行采樣以獲得第一采樣信號，并將所述第一采樣信號傳送回所述內存控制器；

所述內存控制器基于來自內存緩沖器的第一采樣信號來調整自身傳送給所述內存緩沖器的寫采集信號的時序，以實現(xiàn)自身傳送給內存緩沖器的寫采集信號與該內存緩沖器的時鐘信號的對齊。

4.根據權利要求1所述的用于內存系統(tǒng)的電壓與時序校準方法，其特征在于：所述步驟1)包括步驟：

內存控制器向已經過時鐘信號與來自自身的寫采集信號對齊的內存緩沖器傳送第三通信指令，再基于自身的寫時序與寫電壓傳送第一寫數據，以便已經過時鐘信號與來自內存控制器的寫采集信號對齊的內存緩沖器基于自身內存控制器側的寫時序和寫電壓將來自所述內存控制器的第一寫數據寫入自身的存儲單元，隨后再將寫入存儲單元的第一寫數據傳送給所述內存控制器；

所述內存控制器基于來自內存緩沖器的第一寫數據與自身傳送給該內存緩沖器的第一寫數據的比較來調整自身的寫時序和該內存緩沖器的寫電壓，以實現(xiàn)自身的寫時序和寫電壓與內存緩沖器的內存控制器側的寫時序和寫電壓的校準。

5.根據權利要求1所述的用于內存系統(tǒng)的電壓與時序校準方法，其特征在于：所述步驟2)包括步驟：

與已經過內存控制器側的寫時序和寫電壓校準的內存緩沖器通信連接的內存芯片單元基于第四通信指令，并基于自身的讀時序及讀電壓向該內存緩沖器傳送回預定采集信號；

內存緩沖器基于自身內存芯片側的讀時序和讀電壓來讀取來自內存芯片單元的預定采集信號，并基于所讀取的預定采集信號來調整自身內存芯片側的讀使能信號的起始點以便其能涵蓋來自內存芯片單元的采集信號；或者所述內存控制器根據來自內存緩沖器基于自身內存芯片側的讀時序和讀電壓所讀取的來自內存芯片單元的預定采集信號來調整該內存緩沖器的內存芯片側的讀使能信號的起始點，以便其能涵蓋來自內存芯片單元的采集信號。