[發明專利]一種集成電路應力退化的多功能測試電路和測試方法有效
| 申請號: | 201110443476.9 | 申請日: | 2011-12-27 |
| 公開(公告)號: | CN102495352A | 公開(公告)日: | 2012-06-13 |
| 發明(設計)人: | 黃大鳴;彭嘉;李名復 | 申請(專利權)人: | 復旦大學 |
| 主分類號: | G01R31/28 | 分類號: | G01R31/28 |
| 代理公司: | 上海正旦專利代理有限公司 31200 | 代理人: | 陸飛;盛志范 |
| 地址: | 200433 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 集成電路 應力 退化 多功能 測試 電路 方法 | ||
技術領域
本發明屬于集成電路可靠性測試技術領域,具體涉及一種集成電路應力退化的測試電路和測試方法。
背景技術
偏壓溫度不穩定性(BTI)和熱載流子注入(HCI)是影響互補型金屬氧化物半導體場效應晶體管(CMOSFET)可靠性的兩個基本問題。對于由SiO2或者SiON柵介質構成的納米尺度CMOSFETs,pMOSFET的負偏壓溫度不穩定性(NBTI)是影響器件壽命的主要原因。但是,對于由高k柵介質構成的CMOSFETs,nMOSFET的正偏壓溫度不穩定性(PBTI)以及p和nMOSFET的HCI都對器件可靠性有重要影響。
BTI和HCI退化造成MOSFETs的驅動電流減小,或者器件延遲的增加。在CMOS電路的層次上,上述退化可以利用環形振蕩器(環振或RO)在應力后的頻率變化來表征。其中最簡單的一種測量電路是以單個RO為核心,通過控制端(OE)和電源端的電壓變化,使RO分別處在靜態應力、動態應力或者正常振蕩狀態[V.?Reddy?et?al.,?Impact?of?NBTI?on?Digital?Circuit?Reliability,?IRPS,2002,?p.248]。單RO構成的電路雖然結構簡單,但頻率變化的測量精度不高。提高測量精度的改進方法是在電路中使用兩個RO,其中一個RO作為參照,不加應力,另一個RO施加應力,通過相位比較器測量兩個RO的頻率差(Δf),從而獲得應力后RO的退化特性?[T.?H.?Kim,?R.?Persaud,?and?C.?H.?Kim,?Silicon?Odometer:?An?On-Chip?Reliability?Monitor?for?Measuring?Frequency?Degradation?of?Digital?Circuits,?IEEE?JSSC?vol.43,?p.874,?2008]。
在如上所述的測量方法中,可以結合動態應力退化(同時包含BTI和HCI)和靜態應力退化(僅包含BTI)測量結果,區分RO中CMOSFETs的BTI和HCI的退化貢獻,但無法區分CMOSFETs中pMOSFETs的NBTI和nMOSFETs的PBTI退化,也無法區分pMOSFETs和nMOSFETs的HCI退化?[J.?Keane?et?al.,?On-chip?reliability?monitors?for?measuring?circuit?degradation,?Microelectronics?Reliability,?vol.?50,?p.1039,?2010]。由于nMOSFETs的PBTI退化和pMOSFETs的NBTI退化具有不同的機理,對電路的退化或壽命模型會有不同的貢獻,因此,在電路的退化測量中區分nMOSFETs的PBTI退化和pMOSFETs的NBTI退化對預測集成電路的工作壽命是需要的。類似地,在電路中對pMOSFETs和nMOSFETs獨立地施加HCI應力,測量應力后HCI退化也是需要的。
MOSFET的BTI和HCI退化的物理原因是應力下溝道/介質之間界面缺陷(界面態)的產生和介質內部缺陷或電荷的產生。由于應力產生的界面態、介質缺陷和注入電荷(氧化層電荷)對器件的電學特性具有不同的影響,發展能夠區分應力下產生的界面態、介質缺陷和注入電荷的測量方法,對于建立MOS器件和電路的退化模型,表征器件和電路的壽命是有應用價值的。
傳統測量MOSFET界面態密度的方法是電荷泵浦(CP)的方法。這是一種外部測量方法,激勵信號由外加脈沖發生器提供,通過電纜和探針連到待測MOSFET的引出焊盤(Pad)上。這一方法用于測量納米尺度的MOSFET時遇到很大的困難。由于器件面積(W×L)太小,在常用的激勵脈沖頻率下(£MHz),CP電流Icp太小,無法測量。如果提高激勵脈沖頻率,由于電纜、探針等測量系統的寄生效應,MOSFET的Icp會被寄生信號所掩蓋。為了解決納米尺度MOSFET的CP測量,國際上提出片上測量CP的方法?[R.?Fernandez?et?al.,?AC?NBTI?studied?in?the?1Hz-2GHz?range?on?dedicated?on-chip?CMOS?circuits,?IEDM?2006,?p.1039],即把被測器件和產生激勵脈沖的電路集成在一起,使CP的激勵頻率可達2GHz。但上述測量方法中的被測器件還是離散的(單個器件),即被測器件不構成任何形式的電路。器件的應力退化只能通過靜態特性如IdVg和Icp來反映,無法通過器件的動態特性如延遲來反映,因此無法與電路的應用直接聯系在一起。
發明內容
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于復旦大學,未經復旦大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110443476.9/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種煙草精油的制備方法
- 下一篇:一種添加西番蓮果汁的冰淇淋及其制備方法





