[發明專利]超高壓LDMOS器件的結構及制備方法

無效

• 申請號: 201110442737.5
• 申請日: 2011-12-26
• 公開（公告）號: CN103178092A
• 公開（公告）日: 2013-06-26
• 發明（設計）人: 寧開明;董科;馬棟
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L29/10
• 分類號: H01L29/10;H01L29/78;H01L21/266;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 劉昌榮

技術領域

本發明涉及半導體集成電路制造領域，特別是涉及超高壓LDMOS器件。

背景技術

LDMOS(laterally?diffused?metal?oxide?semiconductor，橫向雙擴散金屬氧化物半導體晶體管)是一種雙擴散結構的功率器件。這項技術是在相同的源/漏區域注入兩次，一次注入濃度較大的砷(As)，另一次注入濃度較小的硼(B)，注入之后再進行一個高溫推進過程，由于硼擴散比砷快，所以在柵極邊界下會沿著橫向擴散更遠，形成一個有濃度梯度的溝道(圖1中的P阱)，溝道的長度由這兩次橫向擴散的距離之差決定。為了增加擊穿電壓，在源區和漏區之間要設計一個漂移區。LDMOS中的漂移區是該類器件設計的關鍵。漂移區的雜質濃度比較低，因此，當LDMOS接高壓時，漂移區由于是高阻，能夠承受更高的電壓，從而提高了器件的擊穿電壓。

當前，先進的超高壓N型LDMOS一般采用在N型深阱(DNW)里插入P型雜質，形成N型上、下雙通道的方式來設計漏端的漂移區。上通道為器件導通狀態電流通道(簡稱導電通道)。由于注入的P型埋層(P?buried)中的B原子質量較小，很容易擴散到N型的通道中去，因此，導電通道的有效寬度較小，從而導致導電通道的電阻增大，漏電流降低。

發明內容

本發明要解決的技術問題是提供一種超高壓LDMOS器件的結構，它可以降低LDMOS器件的導通電阻。

為解決上述技術問題，本發明的超高壓LDMOS器件的結構，包括源端、漏端、柵極溝道和高壓漂移區，其中，高壓漂移區有一深阱，深阱中注入有反型層，反型層的雜質類型與深阱的雜質類型相反，在該反型層的上方另外還有一個碳注入層。

本發明要解決的技術問題是提供上述結構的超高壓LDMOS器件的制備方法。

為解決上述技術問題，本發明的超高壓LDMOS器件的制備方法，包括以下步驟：

1)在襯底上形成高壓漂移區的深阱和源端的襯底阱；

2)通過光刻和離子注入工藝，在深阱中注入反型層；

3)通過光刻和離子注入工藝，在反型層上方形成碳注入層；

4)制作源極、漏極、柵極，完成LDMOS的制備。

所述步驟3)可以使用所述步驟2)的光刻掩膜板。

本發明通過在超高壓LDMOS的上通道區增加一次碳注入，在不影響通道導電性能的同時，有效地抑制了反型層中的雜質在漏端漂移區的擴散，從而增加了上通道的寬度，降低了LDMOS器件的導通電阻。

附圖說明

圖1是傳統的超高壓N型LDMOS器件的斷面結構示意圖。

圖2是本發明實施例的超高壓N型LDMOS器件的斷面結構示意圖。

圖3是本發明實施例的主要工藝方法示意圖。其中，(a)是在進行P型埋層注入時的LDMOS的斷面結構；(b)是P型埋層注入后的斷面結構；(c)是在進行碳注入時的LDMOS的斷面結構；(d)是碳注入后的斷面結構；(e)是去光刻膠后的斷面結構。

具體實施方式

為對本發明的技術內容、特點與功效有更具體的了解，現以超高壓N型LDMOS器件為例，結合圖示的實施方式，對本發明的技術方案詳述如下：

本實施例的超高壓LDMOS器件的斷面結構如圖2所示。與傳統結構相比，本實施例的LDMOS在P型埋層的上方，即上通道區，增加了一個碳注入層。這種新型結構的LDMOS的制備工藝如下：

步驟1，在P型襯底上形成漏端高壓漂移區的N型深阱(DNW)。

DNW的離子注入的面密度為1E11～1E13/cm²，注入能量為20～300KeV。雜質注入后，在1200℃下，通氮氣，推阱400～500分鐘，

步驟2，在P型襯底上形成P阱，P阱的離子注入的面密度為1E11～1E13/cm²，注入能量為20～200KeV。

步驟3，通過光刻工藝，在高壓漂移區的N型深阱中開出P型雜質注入區域。

步驟4，通過離子注入工藝，向P型雜質注入區域注入P型雜質硼(B)，形成P型埋層，如圖3(a)、(b)所示。離子注入的面密度為1E11～1E13/cm²，注入能量為800～1400KeV。

步驟5，使用與P型埋層相同的掩膜板，通過光刻工藝，在P型埋層上方開出要進行碳注入的區域。