[發(fā)明專利]一種開關(guān)電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201110437697.5
• 申請(qǐng)日: 2011-12-23
• 公開（公告）號(hào): CN103178822A
• 公開（公告）日: 2013-06-26
• 發(fā)明（設(shè)計(jì)）人: 戚建燁
• 申請(qǐng)（專利權(quán)）人: 國民技術(shù)股份有限公司
• 主分類號(hào): H03K17/687
• 分類號(hào): H03K17/687
• 代理公司: 深圳鼎合誠知識(shí)產(chǎn)權(quán)代理有限公司 44281
• 代理人: 薛祥輝

1.一種開關(guān)電路，包括開關(guān)單元，所述開關(guān)單元包括至少一個(gè)CMOS傳輸門，其特征在于，還包括控制單元；其中，所述控制單元連接所述開關(guān)單元中MOS管的襯底端以及所述開關(guān)單元中第一個(gè)CMOS傳輸門的輸出端，用于控制開關(guān)單元中MOS管的襯底電壓。

2.根據(jù)權(quán)利要求1所述的開關(guān)電路，其特征在于，所述控制單元包括電壓跟隨模塊和/或電壓限位模塊；所述電壓跟隨模塊用于在所述開關(guān)電路導(dǎo)通時(shí)控制所述開關(guān)單元中MOS管的襯底電壓跟隨所述第一個(gè)CMOS傳輸門的輸出電壓變化；所述電壓限位模塊用于在所述開關(guān)電路關(guān)斷時(shí)控制所述開關(guān)單元的PMOS管襯底電壓上拉到高電平，以及控制所述開關(guān)單元的NMOS管襯底電壓下拉到低電平。

3.根據(jù)權(quán)利要求2所述的開關(guān)電路，其特征在于，所述開關(guān)單元包括第一CMOS傳輸門，所述第一CMOS傳輸門由第一PMOS管以及第一NMOS管并聯(lián)構(gòu)成，所述第一NMOS管柵極連接開關(guān)控制信號(hào)，所述第一PMOS管柵極連接所述開關(guān)控制信號(hào)的反向信號(hào)。

4.根據(jù)權(quán)利要求2所述的開關(guān)電路，其特征在于，所述開關(guān)單元包括串聯(lián)連接的第一CMOS傳輸門、第二CMOS傳輸門，所述第一CMOS傳輸門由第一PMOS管以及第一NMOS管并聯(lián)構(gòu)成，所述第二CMOS傳輸門由第二PMOS管以及第二NMOS管并聯(lián)構(gòu)成，所述第一NMOS管、第二NMOS管柵極連接開關(guān)控制信號(hào)，所述第一PMOS管、第二PMOS管柵極連接所述開關(guān)控制信號(hào)的反向信號(hào)。

5.根據(jù)權(quán)利要求3所述的開關(guān)電路，其特征在于，所述電壓限位模塊包括第五PMOS管以及第五NMOS管；其中，所述第五PMOS管的源極連接高電平，漏極連接所述開關(guān)單元中的PMOS管襯底端，柵極連接所述開關(guān)控制信號(hào)；所述第五NMOS管的源極連接低電平，漏極連接所述開關(guān)單元中的NMOS管襯底端，柵極連接所述開關(guān)控制信號(hào)的反向信號(hào)。

6.根據(jù)權(quán)利要求4所述的開關(guān)電路，其特征在于，所述電壓限位模塊包括第五PMOS管以及第五NMOS管；其中，所述第五PMOS管的源極連接高電平，漏極連接所述開關(guān)單元中的PMOS管襯底端，柵極連接所述開關(guān)控制信號(hào)；所述第五NMOS管的源極連接低電平，漏極連接所述開關(guān)單元中的NMOS管襯底端，柵極連接所述開關(guān)控制信號(hào)的反向信號(hào)。

7.根據(jù)權(quán)利要求2-6任一項(xiàng)所述的開關(guān)電路，其特征在于，所述電壓跟隨模塊包括第三CMOS傳輸門；其中，所述第三CMOS傳輸門由第三PMOS管以及第三NMOS管并聯(lián)構(gòu)成，所述第三NMOS管柵極連接開關(guān)控制信號(hào)，襯底連接低電平，所述第三PMOS管柵極連接所述開關(guān)控制信號(hào)的反向信號(hào)，襯底連接高電平；所述第三CMOS傳輸門的輸入端連接所述開關(guān)單元中的PMOS管襯底端；所述第三CMOS傳輸門的輸出端連接所述開關(guān)單元中的NMOS管襯底端以及所述開關(guān)單元中第一個(gè)CMOS傳輸門的輸出端。

8.根據(jù)權(quán)利要求7所述的開關(guān)電路，其特征在于，所述電壓跟隨模塊還包括與第三CMOS傳輸門串聯(lián)的第四CMOS傳輸門，其中，所述第四CMOS傳輸門由第四PMOS管以及第四NMOS管并聯(lián)構(gòu)成，所述第四NMOS管柵極連接開關(guān)控制信號(hào)，襯底連接低電平，所述第四PMOS管柵極連接所述開關(guān)控制信號(hào)的反向信號(hào)，襯底連接高電平；所述第三CMOS傳輸門的輸入端連接所述開關(guān)單元中PMOS管的襯底端；所述第四CMOS傳輸門的輸出端連接所述開關(guān)單元中NMOS管的襯底端以及所述開關(guān)單元中第一CMOS傳輸門的輸出端。

9.根據(jù)權(quán)利要求4或6所述的開關(guān)電路，其特征在于，所述電壓限位模塊還包括第六NMOS管，所述第六NMOS管的源極連接低電平，漏極連接所述第一CMOS傳輸門的輸出端，柵極連接開關(guān)控制信號(hào)。

10.根據(jù)權(quán)利要求4或6所述的開關(guān)電路，其特征在于，所述電壓限位模塊還包括第六PMOS管，所述第六PMOS管的源極連接高電平，漏極連接所述第一CMOS傳輸門的輸出端，柵極連接所述開關(guān)控制信號(hào)的反向信號(hào)。