[發明專利]電感及形成方法

有效

• 申請號: 201110436853.6
• 申請日: 2011-12-22
• 公開（公告）號: CN102522388A
• 公開（公告）日: 2012-06-27
• 發明（設計）人: 林益梅
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64;H01L21/02
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造技術，特別涉及一種高Q值的電感及形成方法。

背景技術

電感、電阻、電容等無源器件在集成電路中扮演著非常重要的角色。例如在CMOS射頻集成電路(RFIC)中，電感是非常必要的一種電學器件。但是在集成電路中集成電感器件的工藝比較困難，現有技術中在集成電路上形成的電感多為平面螺旋電感，所述平面螺旋電感是無源器件中最難集成的元件。而且為了提高電感的性能，提高射頻模塊電路的可靠性和電路設計的效率，集成電路需要高Q(品質因數)值的電感，如何在半導體制作工藝上實現足夠高Q值的電感是一大難題。

品質因數Q的定義為：存儲于電感器中的能量和每一個振蕩周期損耗能量的比值。品質因子Q越高，電感器的效率就越高。由于實際工作狀態中，流經電感金屬線的電流產生的磁通量變化會在襯底上感應出鏡像電流，而由鏡像電流形成的磁通變化會抵消電感本身的部分磁通量，造成實際電感值和Q值的下降。因此，現有提高電感Q值的方法多為改變襯底材料特性和結構、增加襯底屏蔽等。公開號為CN1979851A的中國專利文獻公開了一種提高電感品質因子的版圖結構，在電感版圖中的襯底和金屬層之間增加襯底屏蔽層，所述襯底屏蔽層采用十字型封閉結構對稱線結構。由于所述版圖結構采用了互補電流方向十字型封閉對稱線組成的襯底屏蔽結構，可減小襯底鏡像電流的產生，且所述結構的互補流動的電流使得襯底鏡像電流磁通變化互相抵消，部分消除襯底鏡像電流的磁通量對電感Q值的影響，從而提高了電感的Q值。

但是通過增加襯底屏蔽層只能少量地提高Q值，且需要額外的工藝形成襯底屏蔽層，增加了工藝步驟。

發明內容

本發明解決的問題是提供一種電感及形成方法，通過降低層間介質層的K(介電常數)值，降低電感和半導體襯底的寄生電容，從而提高了電感的Q值。

為解決上述問題，本發明實施例提供了一種電感，包括：襯底，位于所述襯底表面的低K層間介質層，位于所述低K層間介質層上的電感線圈，位于所述電感線圈表面的保護層。

可選的，所述低K層間介質層為多層堆疊結構，所述多層堆疊結構中至少一層的材料為氟硅玻璃、無定形碳、多孔介質材料其中一種。

可選的，所述低K層間介質層包括位于襯底表面的富硅氧化物層，位于所述富硅氧化物層表面的氟硅玻璃層，位于所述氟硅玻璃層表面的氧化硅層。

可選的，所述富硅氧化物層的厚度范圍為所述氟硅玻璃層的厚度范圍為所述氧化硅層的厚度范圍為

可選的，還包括，位于所述氧化硅層內的金屬互連層，位于所述金屬互連層表面的導電插塞，所述導電插塞與電感線圈的兩端電學連接，利用所述金屬互連層和導電插塞將電感線圈與外電路電學連接。

可選的，所述電感線圈為平面螺旋線圈。

可選的，所述電感線圈為單層的電感線圈或多層堆疊線圈。

本發明實施例還提供了一種電感的形成方法，包括：

提供襯底，在所述襯底表面形成低K層間介質層；

在所述低K層間介質層上形成電感線圈；

在所述電感線圈表面形成保護層。

可選的，所述低K層間介質層為多層堆疊結構，所述多層堆疊結構中至少一層的材料為氟硅玻璃、無定形碳、多孔介質材料其中一種。

可選的，形成所述低K層間介質層的具體工藝包括：在所述襯底表面形成富硅氧化物層，在所述富硅氧化物層表面形成氟硅玻璃層，在所述氟硅玻璃層表面形成氧化硅層。

可選的，形成所述富硅氧化物層的工藝為化學氣相沉積工藝。

可選的，形成所述富硅氧化物層的工藝參數包括：反應氣體包括SiH₄和N₂O，所述SiH₄的氣流量范圍為100sccm～150sccm，所述N₂O的氣流量范圍為700sccm～800sccm，反應溫度的范圍為380℃～420℃，反應氣壓的范圍為2.0Torr～2.4Torr。

可選的，形成所述氟硅玻璃層的工藝為高密度等離子體化學氣相沉積工藝或等離子體增強化學氣相沉積。