[發明專利]碳化硅半導體器件及其制造方法

有效

• 申請號: 201110435840.7
• 申請日: 2011-12-22
• 公開（公告）號: CN102569367A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: 三村智博;宮原真一朗;高谷秀史;杉本雅裕;副島成雅;石川剛;渡邊行彥
• 申請（專利權）人: 株式會社電裝;豐田自動車株式會社
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/78;H01L21/336
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 陳松濤;王英

技術領域

本發明涉及一種碳化硅(下文稱為SiC)半導體器件，其中形成了具有溝槽柵極結構的半導體元件。本發明還涉及一種SiC半導體器件的制造方法。

背景技術

作為常規公知的由SiC襯底制成并具有溝槽柵極結構的垂直半導體元件，JP-A-2009-188221和JP-A-2009-289987公開了垂直金屬氧化物半導體場效應晶體管(MOSFET)。在JP-A-2009-188221和JP-A-2009-289987中公開的垂直MOSFET中，為了減小垂直MOSFET中的導通狀態電阻，需要增大溝道遷移率。SiC的溝道遷移率取決于平面方向。因此，在具有溝槽柵極結構的垂直MOSFET中，設置SiC襯底的主表面的平面方向和溝槽側壁的平面方向，從而沿著溝道遷移率高的晶面設置溝槽側壁。具體而言，將Si面，即(0001)Si平面，或C面，即(000-1)C平面，用作SiC襯底的主表面，并在Si面或C面上進行各向異性蝕刻，以形成平行于(11-20)平面的溝槽側壁。

不過，即使將Si面或C面用作SiC襯底的主表面并執行各向異性蝕刻以形成平行于(11-20)平面的溝槽側壁，溝槽的側壁也被形成錐形(tapered)形狀，其入口部分的寬度比底部大。因此，難以形成精確平行于(11-20)平面的溝槽側壁。在溝槽側壁不平行于(11-20)平面時，溝道遷移率將減小。

發明內容

考慮到以上困難，本公開的目的是提供一種SiC半導體器件，其中當在SiC半導體器件中形成了溝槽柵極結構時，獲得了高的溝道遷移率、寬的工藝窗口和柵極氧化物膜的可靠性。第二個目的是提供一種SiC半導體器件的制造方法。

根據本公開的第一方面，一種SiC半導體器件包括襯底、漂移層、基極區、源極區、溝槽、柵極氧化物膜、柵電極、源電極和漏電極。襯底由碳化硅制成并以Si面作為主表面。襯底具有第一導電類型或第二導電類型。漂移層由碳化硅制成并形成于襯底上。漂移層具有第一導電類型，且雜質濃度低于襯底的雜質濃度。基極區由碳化硅制成并形成于漂移層上。基極區具有第二導電類型。源極區由碳化硅制成并形成于基極區的表面部分中。源極區具有Si面、第一導電類型，且雜質濃度高于漂移層的雜質濃度。從源極區的表面到深于基極區的部分提供溝槽。溝槽沿一個方向縱向延伸并具有Si面底部。所述溝槽至少在與所述基極區接觸的部分具有倒錐形形狀，其在入口部分的寬度比底部更小。柵極氧化物膜形成于所述溝槽內壁上。柵電極形成于溝槽中的柵極氧化物膜上。源電極電耦合至源極區和基極區。漏電極形成于襯底的后表面上。通過控制施加到所述柵電極的電壓以及經過所述源極區和所述漂移層在所述源電極和所述漏電極之間流動的電流，在所述基極區與所述溝槽接觸的表面部分中形成溝道區。

在以上SiC半導體器件中，當在SiC半導體器件中形成溝槽柵極結構時，SiC半導體器件可以有高的溝道遷移率，寬的工藝窗口和可靠的柵極氧化物膜。

根據本公開的第二方面，一種SiC半導體器件的制造方法包括：制備由碳化硅制成的襯底，在襯底上外延生長由碳化硅制成的漂移層，通過外延生長或向漂移層的表面部分中注入離子在漂移層上形成碳化硅制成的基極區，向所述基極區的表面部分中注入第一導電類型的離子以形成由碳化硅制成的源極區，通過蝕刻提供從源極區的表面部分通過基極區到達漂移層的溝槽，氧化所述溝槽的內壁以形成柵極氧化物膜，在所述溝槽中所述柵極氧化物膜上形成柵電極，形成電耦合至所述源極區和所述基極區的源電極，以及在所述襯底的后表面上形成漏電極。襯底以Si面作為主表面，并具有第一導電類型或第二導電類型。漂移層具有第一導電類型，且雜質濃度低于襯底的雜質濃度。基極區具有第二導電類型。源極區具有第一導電類型，且雜質濃度高于漂移層的雜質濃度。溝槽沿一個方向縱向延伸。提供溝槽包括提供所述溝槽以使其至少在與所述基極區接觸的部分具有倒錐形形狀，其在入口部分的寬度比底部更小。

在以上SiC半導體器件的制造方法中，當在SiC半導體器件中形成溝槽柵極結構時，SiC半導體器件可以有高的溝道遷移率，寬的工藝窗口和可靠的柵極氧化物膜。

附圖說明

通過參考附圖做出的詳細描述，本公開的以上和其他目的、特征和優點將變得更加明顯。在附圖中：

圖1是截面圖，示出了根據本公開第一實施例的SiC半導體器件；

圖2A到圖2C是截面圖，示出了圖1所示的SiC半導體器件的制造過程；

圖3A到圖3B是截面圖，示出了圖2C所示制造過程之后，圖1所示的SiC半導體器件的制造過程；