[發明專利]非易失性存儲裝置

有效

• 申請號: 201110435822.9
• 申請日: 2011-12-22
• 公開（公告）號: CN102637459A
• 公開（公告）日: 2012-08-15
• 發明（設計）人: 谷川博之;倉盛文章
• 申請（專利權）人: 拉碧斯半導體株式會社
• 主分類號: G11C16/26
• 分類號: G11C16/26
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 李偉;王軼

技術領域

本發明涉及可電寫入的非易失性存儲裝置。

背景技術

作為現有的非易失性存儲器，例如，已知一種如下所述的非易失性存儲器，即：多個存儲單元分別排列在字線WL以及位線BL上而形成存儲單元陣列，并將作為讀取對象的存儲單元的位線經由選擇電路依次連接到讀取放大器，并且通過利用讀取放大器對連接在存儲單元上的位線電壓的大小與參考電壓的大小進行比較的方式讀取數據。

然而，在存儲單元中存儲有表示“1”或者“0”的邏輯值的數據。位線BL根據存儲在作為讀取對象的存儲單元中的數據，其電壓的大小發生變化，但是由于在數據“1”的讀取后的數據“0”的讀取等中，位線BL被充電而成為能夠判定讀取(read)0的穩定狀態為止需要時間，這成為訪問延遲的原因之一。

作為解決該問題的技術，在專利文獻1中，公開了一種從位線BL讀取數據時，通過利用由內部電源生成的內部電壓CSV進行預充電，從而使數據的讀取高速化的技術。

專利文獻1：日本特開2007-149296號公報。

然而，內部電壓CSV的大小并非一定與參考電壓的大小一致。因此，在內部電壓CSV的大小大于參考電壓的大小的情況下，通過預充電，位線BL被充電成超過參考電壓的大小，導致產生過沖(overshoot)。相反，在內部電壓CSV的大小小于參考電壓的大小的情況下，雖然通過預充電，訪問期間被縮短，但由于在預充電后位線BL被充電，因此成為穩定狀態為止需要時間。如此，在現有的非易失性存儲器中，由于內部電壓CSV的大小并非一定與參考電壓的大小一致，所以會存在如下問題，即存在產生存儲訪問延遲的情況。其中，在本說明書中，除了將使電容元件蓄積電荷的意思稱為“充電”之外，還將對布線施加電壓的情形也廣義地稱之為“充電”。稱為“充電”是出于布線中存在寄生電容而使該寄生電容蓄積電荷的考慮。

發明內容

本發明是為了解決上述問題而提出的，其目的在于提供一種能夠抑制訪問延遲的產生的非易失性存儲裝置。

為了實現上述目的，方案1中記載的非易失性存儲裝置的結構包括：位線，與可電寫入地存儲邏輯值的非易失性的存儲元件連接，被施加大小與存儲在該存儲元件中的邏輯值對應的電壓；充電單元，在進行施加于所述位線的電壓的大小與施加于參考電壓線的參考電壓的大小的比較來識別所述邏輯值時，在該比較前，所述充電單元利用大小與所述參考電壓的大小相當的電壓對該位線充電；電壓生成單元，連接在所述參考電壓線與所述位線之間，并具有在以所述充電單元進行充電時產生耦合電荷的電容負載，利用該電容負載生成所述參考電壓線的電壓的大小與所述位線的電壓的大小之差所對應的電壓來作為表示所述比較結果的電壓；以及電荷吸收單元，吸收上述電容負載所產生的耦合電荷。

根據本發明，可獲得能夠抑制訪問延遲的產生這一效果。

附圖說明

圖1是示意性地表示第一實施方式的非易失性存儲器的概略構成的一個例子的示意圖。

圖2是表示第一實施方式的非易失性存儲器的概略構成的一個例子的構成圖。

圖3是表示第一實施方式的放大器的主要部分的構成的一個例子的構成圖。

圖4是表示第一實施方式的非易失性存儲器中的信號的轉換狀態的一個例子的時序圖。

圖5是表示第二實施方式的放大器的主要部分的構成的一個例子的構成圖。

圖6是表示第二實施方式的非易失性存儲器中的信號的轉換狀態的時序圖。

圖7是表示實施方式的非易失性存儲器的基本構成的一個例子的構成圖。

圖8是表示實施方式的放大器的基本構成的一個例子的構成圖。

附圖標記說明如下：

10...非易失性存儲器；??????15...放大器；

32、82...不同位線放大器；??34...耦合抵消電路；

68、84A...NMOS晶體管；?????70...反轉電路；

84...分離電路；????????????102...存儲單元；

110...基準放大器；?????????112...恒壓產生電路；

114...充電電路。

具體實施方式

下面，參照附圖對用于實施本發明的具體實施方式進行說明。