[發(fā)明專利]包含輕摻雜漏極結(jié)構(gòu)的版圖結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201110435735.3
• 申請(qǐng)日: 2011-12-22
• 公開（公告）號(hào): CN103178094A
• 公開（公告）日: 2013-06-26
• 發(fā)明（設(shè)計(jì)）人: 楊杰;李艷;楊兆宇;謝寶強(qiáng)
• 申請(qǐng)（專利權(quán)）人: 無(wú)錫華潤(rùn)上華科技有限公司
• 主分類號(hào): H01L29/417
• 分類號(hào): H01L29/417
• 代理公司: 廣州華進(jìn)聯(lián)合專利商標(biāo)代理有限公司 44224
• 代理人: 何平

【技術(shù)領(lǐng)域】

本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種包含輕摻雜漏極結(jié)構(gòu)的版圖結(jié)構(gòu)。

【背景技術(shù)】

在芯片制造中，離子植入(Implant)是一道必不可少的步驟，直接影響器件的電性參數(shù)是否符合規(guī)格。例如阱區(qū)(well)植入，源極漏極植入，防止熱載流子效應(yīng)的輕摻雜漏極(Light?Doping?Drain，LDD)植入等等。

在一種的0.16微米柵極長(zhǎng)度(LG)工藝中，在高壓NMOS輕摻雜漏極(HVNLDD)植入后發(fā)現(xiàn)某些特定區(qū)域會(huì)出現(xiàn)嚴(yán)重的電弧放電缺陷(Arcing?defect)，如圖1所示。圖2是該工藝的版圖(layer?out)結(jié)構(gòu)的示意圖。

【發(fā)明內(nèi)容】

為了解決電弧放電缺陷的問題，有必要提供一種能夠改善電弧放電缺陷包含輕摻雜漏極結(jié)構(gòu)的版圖結(jié)構(gòu)。

一種包含輕摻雜漏極結(jié)構(gòu)的版圖結(jié)構(gòu)，包括方框狀的第一淺溝槽隔離區(qū)，所述淺溝槽隔離區(qū)內(nèi)的有源區(qū)，以及所述有源區(qū)內(nèi)的第二淺溝槽隔離區(qū)；第一淺溝槽隔離區(qū)的方框上于兩側(cè)各設(shè)有一輕摻雜漏極圖形區(qū)域，所述輕摻雜漏極圖形區(qū)域與各自一側(cè)的框體內(nèi)緣間距大于0.18微米，所述有源區(qū)內(nèi)設(shè)有第二淺溝槽隔離區(qū)，所述第二淺溝槽隔離區(qū)內(nèi)無(wú)輕摻雜漏極結(jié)構(gòu)。

優(yōu)選的，所述第二淺溝槽隔離區(qū)為4個(gè)相互分離的長(zhǎng)方形區(qū)域且呈2*2方式排列。

優(yōu)選的，所述輕摻雜漏極圖形區(qū)域?yàn)殚L(zhǎng)條形區(qū)域，且設(shè)于所述方框的長(zhǎng)邊框上。

優(yōu)選的，所述有源區(qū)為長(zhǎng)方形且緊鄰所述第一淺溝槽隔離區(qū)。

優(yōu)選的，所述包含輕摻雜漏極結(jié)構(gòu)的版圖結(jié)構(gòu)應(yīng)用于0.16微米柵極長(zhǎng)度工藝中。

上述包含輕摻雜漏極結(jié)構(gòu)的版圖結(jié)構(gòu)，相對(duì)于圖1所示的版圖刪除了第二淺溝槽隔離區(qū)內(nèi)的輕摻雜漏極結(jié)構(gòu)，且設(shè)計(jì)了新的輕摻雜漏極圖形區(qū)域，使得B2線寬擴(kuò)大。因此，輕摻雜漏極區(qū)域與有源區(qū)之間的距離得到了擴(kuò)大，改善了電弧放電缺陷，提高了良品率且不影響芯片面積。

【附圖說明】

圖1是一種傳統(tǒng)工藝中晶圓進(jìn)行高壓NMOS輕摻雜漏極植入后部分特定區(qū)域在顯微鏡下的照片；

圖2是一種傳統(tǒng)的版圖結(jié)構(gòu)的示意圖；

圖3是一實(shí)施例中包含輕摻雜漏極結(jié)構(gòu)的版圖結(jié)構(gòu)的示意圖；

圖4是采用了上述包含輕摻雜漏極結(jié)構(gòu)的版圖結(jié)構(gòu)的晶圓進(jìn)行高壓NMOS輕摻雜漏極植入后與圖1對(duì)應(yīng)的區(qū)域在顯微鏡下的照片。

【具體實(shí)施方式】

經(jīng)過發(fā)明人的反復(fù)實(shí)驗(yàn)研究，發(fā)現(xiàn)圖1所示電弧放電缺陷(Arcing?defect)多發(fā)生在有源區(qū)(Active)與淺溝槽隔離(Shallow?Trench?Isolation，STI)區(qū)的交界處，且該STI區(qū)為輕摻雜漏極(LDD)植入?yún)^(qū)域。此外，當(dāng)LDD區(qū)域到有源區(qū)的距離很窄(小于0.1微米)時(shí)，例如圖1中的A₁、B₁等處，產(chǎn)生電弧放電缺陷的概率較高。

可以通過將掩膜版(mask)改版，將LDD區(qū)域到有源區(qū)的距離擴(kuò)大以改善該電弧放電缺陷。一種解決方案是出帶(tape?out)時(shí)進(jìn)行設(shè)計(jì)尺寸檢查(DRC?check)，對(duì)違反設(shè)計(jì)尺寸(LDD區(qū)域與有源區(qū)間間距過小)的掩膜版設(shè)計(jì)進(jìn)行卡關(guān)。然而對(duì)于一些收縮(shrink)產(chǎn)品，設(shè)計(jì)尺寸檢查是在收縮之前進(jìn)行，故違反設(shè)計(jì)尺寸的情況難以避免。

為使本發(fā)明的目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式做詳細(xì)的說明。

圖3是一實(shí)施例中包含輕摻雜漏極結(jié)構(gòu)的版圖結(jié)構(gòu)的示意圖，包括方框狀的第一淺溝槽隔離區(qū)310，位于淺溝槽隔離區(qū)310內(nèi)的有源區(qū)320，以及位于有源區(qū)320內(nèi)的第二淺溝槽隔離區(qū)330。第一淺溝槽隔離區(qū)310的方框上于兩側(cè)各設(shè)有一輕摻雜漏極圖形區(qū)域340，輕摻雜漏極圖形區(qū)域340與各自一側(cè)的方框框體內(nèi)緣間距B2大于0.18微米。有源區(qū)320內(nèi)設(shè)有第二淺溝槽隔離區(qū)330，且第二淺溝槽隔離區(qū)330內(nèi)無(wú)輕摻雜漏極結(jié)構(gòu)。

上述包含輕摻雜漏極結(jié)構(gòu)的版圖結(jié)構(gòu)，相對(duì)于圖1所示的版圖刪除了第二淺溝槽隔離區(qū)330內(nèi)的輕摻雜漏極結(jié)構(gòu)，且設(shè)計(jì)了新的輕摻雜漏極圖形區(qū)域340，使得B2線寬擴(kuò)大。因此，輕摻雜漏極區(qū)域與有源區(qū)之間的距離得到了擴(kuò)大，改善了電弧放電缺陷，提高了良品率且不影響芯片面積，且能夠避免設(shè)計(jì)尺寸檢查的遺漏。圖4是采用了上述包含輕摻雜漏極結(jié)構(gòu)的版圖結(jié)構(gòu)的晶圓進(jìn)行高壓NMOS輕摻雜漏極植入后與圖1對(duì)應(yīng)的區(qū)域在顯微鏡下的照片，可以看到電弧放電缺陷不再出現(xiàn)。