[發明專利]處理多孔超低介電常數層的方法

有效

• 申請號: 201110431560.9
• 申請日: 2011-12-21
• 公開（公告）號: CN103178001A
• 公開（公告）日: 2013-06-26
• 發明（設計）人: 周鳴
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;顧珊

技術領域

本發明涉及半導體制造技術領域，特別涉及一種處理多孔超低介電常數層的方法。

背景技術

隨著集成電路技術的發展，半導體工業已進入亞微米時代。特征尺寸不斷減小和金屬連線高寬比增加導致互連電容快速上升，然后引起串擾問題。另一方面，層數增加引起的層間寄生電容的加大并產生額外的互連延時，這成了提高電路速度的主要障礙。寄生電容還增加了功耗。所有這些問題限制了電路性能的改進。尋找和開發新的低k（介電常數）材料作為介質已是技術關鍵。

傳統介質材料SiO₂已不能滿足提高集成電路性能的需要。新介電材料不僅要有低介電常數，還要具備的特征包括：足夠高的擊穿電壓（達4MV/cm）、高楊氏模量、高機械強度、熱穩定性好（達450℃）、足夠低的漏電流（1MV/cm時低于10^-9）、低吸濕性、薄膜應力小、熱膨脹系數小、粘著強度高以及與CMP工藝有兼容性等等。

增加介電材料的孔隙率可降低介電材料的介電常數，因此制造多孔材料已被廣泛采用作為制造超低k材料的方法。

然而，當采用等離子體對超低k材料層進行例如干法刻蝕后，這些材料的疏水性可能受損。

特別是對于比表面積較大的多孔超低k材料層而言，疏水性能的下降會導致其孔隙內吸收水分，從而導致k值發生漂移，嚴重影響器件性能。例如，有時可觀察到多孔摻碳氧化硅膜（SiOCH）的k值從2.59漂移至2.91，增大近12%，嚴重降低了器件的可靠性。

當將超低k材料層置于潮濕環境中時，k值的漂移會變得愈加嚴重。例如Grange等人研究了多孔介電層在潮濕環境下的性能變化，發現其電容隨周圍濕度的升高發生明顯波動（Solid-State?Sensors,?Actuators?and?Microsystems?Conference,?2009.?TRANSDUCERS?2009.?International，168-171）。

為了解決這些問題，發明人認為有必要對經過刻蝕之后的多孔超低k層的處理進行研究，希望能夠通過所設計的后處理工序來抑制k值的漂移，從而提高器件的可靠性。

發明內容

有鑒于此，需要一種處理多孔超低k層的方法，該方法應能修復原超低k材料的疏水性能，減少其對水分的吸收，以抑制其k值的漂移。

發明人通過不懈努力，終于找到了新的處理方法：利用CO₂在超臨界條件下的流動性及四甲基二乙烯基二硅氮烷(C₈H₁₉NSi₂)的反應性，恢復多孔超低k材料的疏水性，抑制該材料層吸水，使其k值穩定化。也即，通過以下的反應除去超低k層表面（包括外表面及孔隙內表面）易于與水鍵合的Si-OH，修復其疏水性能。

由此，本發明提供了一種處理多孔超低介電常數層的方法，該方法包括：

在反應腔內提供半導體器件，所述半導體器件的表面具有多孔超低介電常數層，所述反應腔內的溫度為300-400℃，壓力為80-300巴；

向所述反應腔內通入CO₂超臨界流體溶液，所述溶液中溶解有四甲基二乙烯基二硅氮烷；

使所述溶液與所述多孔超低介電常數層接觸。

其中，所述多孔超低介電常數層為摻碳的二氧化硅層（SiOCH）。

本發明的方法可有效地除去多孔超低介電常數層表面及孔隙內暴露的Si-OH，從而使其恢復疏水性能以抑制其吸收水分。由于其介電常數被穩定化，因此可顯著提高半導體器件的穩定性。

具體實施方式

在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員來說顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。

為了徹底了解本發明，將在下列的描述中提出詳細的步驟，以便說明本發明是如何解決現有技術中超低介電常數材料k值漂移問題的。顯然，本發明的施行并不限定于半導體領域的技術人員所熟習的特殊細節。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。