[發明專利]晶體管的形成方法

有效

• 申請號: 201110431456.X
• 申請日: 2011-12-20
• 公開（公告）號: CN103177962A
• 公開（公告）日: 2013-06-26
• 發明（設計）人: 涂火金;三重野文健
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種晶體管的形成方法。

背景技術

隨著半導體制造技術的飛速發展，半導體器件為了達到更高的運算速度、更大的數據存儲量、以及更多的功能，半導體器件朝向更高的元件密度、更高的集成度方向發展，因此，互補金屬氧化物半導體(Complementary?MetalOxide?Semiconductor，CMOS)晶體管的柵極變得越來越細且長度變得比以往更短。為了獲得較好的電學性能，通常需要通過控制載流子遷移率來提高半導體器件性能。該技術的一個關鍵要素是控制晶體管溝道中的應力。比如適當控制應力，提高了載流子(n-溝道晶體管中的電子，p-溝道晶體管中的空穴)遷移率，就能提高驅動電流。因而應力可以極大地提高晶體管的性能。

應力襯墊技術在NMOS晶體管上形成張應力襯墊層(tensile?stress?liner)，在PMOS晶體管上形成壓應力襯墊層(compressive?stress?liner)，從而增大了PMOS晶體管和NMOS晶體管的驅動電流，提高了電路的響應速度。據研究，使用雙應力襯墊技術的集成電路能夠帶來24％的速度提升。

因為硅、鍺具有相同的晶格結構，即“金剛石”結構，在室溫下，鍺的晶格常數大于硅的晶格常數，所以在PMOS晶體管的源、漏區形成硅鍺(SiGe)，可以引入硅和鍺硅之間晶格失配形成的壓應力，進一步提高壓應力，提高PMOS晶體管的性能。相應地，在NMOS晶體管的源、漏區形成碳硅(CSi)可以引入硅和碳硅之間晶格失配形成的拉應力，進一步提高拉應力，提高NMOS晶體管的性能。

現有技術中，晶體管的形成方法為：

請參考圖1，提供半導體襯底100，在所述半導體襯底100內形成淺溝槽隔離區103，形成位于所述半導體襯底100表面柵絕緣層105，形成覆蓋所述柵絕緣層105的柵電極層107，在所述半導體襯底100表面形成與位于所述柵絕緣層105、柵電極層107兩側且與其接觸的側墻109；

請參考圖2，以所述側墻109為掩膜在所述半導體襯底100內形成開口111；

請參考圖3，在所述開口111內填充滿硅鍺，形成源/漏區113。

然后現有技術在晶體管的源漏區域形成鍺硅的方法形成的應力有限，溝道區的載流子遷移率的提高較小，晶體管的性能提高有限。

更多關于晶體管及其形成方法見公開號為“CN101789447A”的申請文件。

發明內容

本發明實施例解決的問題是提供一種晶體管的形成方法，溝道區的載流子遷移率高，晶體管的性能好。

為解決上述問題，本發明的實施例提供了一種晶體管的形成方法，包括：

提供基底，所述基底包括半導體襯底、位于所述半導體襯底表面的柵極結構、以及位于所述柵極結構兩側的半導體襯底內的開口；

采用氫氣和具有還原能力的物質對所述基底進行預處理；

所述預處理后，在所述開口內形成應力襯墊層。

可選地，所述具有還原能力的物質為Ge₅H₁₀、Ge₄H₁₀、Ge₃H₈、Ge₂H₆、Si₅H₁₀、Si₄H₁₀、Si₃H₁₀、Si₂H₆中的一種。

可選地，當所述具有還原能力的物質為液態時，還包括：加熱所述具有還原能力的物質，使所述具有還原能力的物質變為氣態。

可選地，還包括：將氫氣通入液態的具有還原能力的物質中，氫氣和氣態的具有還原能力的物質到達基底表面對所述基底進行預處理。

可選地，所述預處理的工藝參數范圍為：氫氣的流量為30slm-50slm，氣態時的具有還原能力的物質的流量為10sccm-100sccm，溫度為650℃-800℃，壓力為10Torr-100Torr。

可選地，所述應力襯墊層的材料為SiGe或SiC。

可選地，所述應力襯墊層的形成工藝為選擇性外延生長工藝。