[發明專利]一種非揮發性存儲器低壓快速窄注入編程方法

無效

• 申請號: 201110428732.7
• 申請日: 2011-12-20
• 公開（公告）號: CN102411991A
• 公開（公告）日: 2012-04-11
• 發明（設計）人: 閆鋒;吳春波;徐躍;紀曉麗
• 申請（專利權）人: 南京大學
• 主分類號: G11C16/10
• 分類號: G11C16/10
• 代理公司: 南京天翼專利代理有限責任公司 32112
• 代理人: 陳建和

技術領域：

本發明涉及非揮發性快閃存儲器（Flash）的編程方法，特別是對于局部俘獲型非揮發性快閃存儲器中增強窄注入效果的一種低壓快速編程方法。

背景技術：

非揮發性快閃存儲器自從發明以來一直以極快的速度發展，并且廣泛的應用于人們生活中的各類電子產品中，而且它還在不斷地向更高的容量，更快的編寫速度，更低廉的價格方向發展。而目前提高儲存容量的方案主要靠不斷的縮小器件尺寸或者在相同尺寸的器件中實現多值多位的存儲，增加單位存儲單元存儲量。對于前一種方案，隨著存儲器的單元尺寸進一步減小，已經接近物理極限了，通過減小單元尺寸來增大存儲容量的方法越來越難實現，因此通過單元存儲進行多值多位存儲具有更好的發展前景。目前對于俘獲型非揮發性存儲器件常用CHEI（Channel?Hot?Electric?Injection）編程方法，但是在這種方法中熱電子發生躍遷注入到存儲層中的范圍較寬，在小尺寸存儲器件中容易對存儲單元另一位存儲狀態產生干擾，從而降低器件的可靠性。而且由于電荷水平分布也會影響俘獲型非揮發性存儲器的保持特性，在相同條件下越寬的電荷分布存儲器件的保持特性就越差。所以尋找一種能夠將電子注入位置控制在更窄的范圍內的編程方法對于實現多值多位單元存儲有著重要意義。

同時隨著器件尺寸的不斷縮小，雖然器件的工作電壓也在不斷降低，但還是跟不上器件尺寸縮小的速度，因此相同面積下器件的功耗越來越大。在本發明中降低器件的工作電壓，也有助于實現器件低功耗。

發明內容：

本發明目的是：提供一種非揮發性存儲器的編程方法，在存儲單元中獲得較窄的注入范圍，減少單元存儲器件中多位存儲時相鄰兩位之間的干擾，同時改善存儲單元的保持特性，減少相鄰比特之間的因為存儲電荷水平分布引起的閾值變化。同時還可以降低器件的工作電壓，減少單位面積上器件的功耗。

本發明的技術方案是：為實現對非揮發性存儲器低壓快速窄注入編程，本發明中將編程過程分為兩個階段。先將襯底0、源極1以及柵極3都接地，漏極Vd2接較小的負偏壓（-1~-2V），脈沖持續時間為T1（100ns~1μs）；然后再迅速轉入第二階段，在柵極加上電壓Vg3（4.2~5V），漏極加上電壓Vd3(2.7~4.5V)，源極接地，襯底接電壓Vb3（0.5~1.5V），脈沖時間為T2（1μs?~5μs）；

在第一階段中，首先在漏極形成正偏，保證靠近漏極區域內存在大量穩定的電子空穴，這是為了增加下一階段中與高能電子發生碰撞的概率，保證較快的編程速度；再迅速的轉入第二階段，柵極電壓保證在溝道中產生大量電子，然后電子在漏極電壓作用下加速，并在靠近漏極處獲得很高的能量，其中一部分的高能電子在漏極與晶格或者第一階段中產生的大量電子空穴發生碰撞，然后一部分高能電子在柵極電場的作用下，可能越過隧穿氧化層注入到電荷存儲層中。其中在襯底加正偏壓則是為了抑制高能電子在靠近漏極區域碰撞過程后，引起一部分高能粒子向襯底運動，并在運動過程中再次與晶格發生碰撞引起的二次電離。這些二次電離后產生的電子會向漏極運動，其中有一部分在獲得足夠的能量后，在柵極電場作用下會躍遷進入到存儲層中，而這些由于二次電離產生電子的注入范圍往往會很寬，對于單元存儲器中多位存儲時影響很大。因此在襯底加正偏壓后就可以有效的抑制二次電離，降低電子的注入到電荷存儲層中的范圍，實現電子的窄注入目的。

本發明有益效果：實現非揮發性存儲器件在編程過程中電子注入范圍較窄，減少多位編程過程中對其他位狀態的影響。降低電荷存儲層中電子的分布范圍，增強器件的保持特性。減少器件反復編程擦除過程中界面態的產生，增強器件的耐受力。較低的編程電壓，有效降低器件功耗。

附圖說明：

圖1為本發明編程方式所涉及器件的基本結構；

圖2為傳統的俘獲型存儲器件采用溝道熱電子注入(CHE）編程方式中電子的運動示意圖；

圖3為本發明編程方式中編程電壓脈沖波形示例；

圖4為本發明在第一階段中器件中電荷分布示意圖；

圖5為本發明在第二階段中器件中電荷運動示意圖。

具體實施方式：

下面根據附圖詳細說明這種非揮發性存儲器低壓快速窄注入編程方法。

本發明編程方式所涉及的器件的基本結構為傳統的俘獲型非揮發性存儲器結構，其結構如圖?1所示。其中包括p型半導體襯底0，在襯底中摻雜形成n+源極1和n+漏極2(源極和漏極可以是采用對稱的結構或非對稱的結構)，在源漏極間的溝道正上方依次為隧穿氧化層3，電荷存儲層4，阻擋氧化層5，控制柵電極6。