[發(fā)明專利]制作懸浮納米線溝道型MOSFET的方法

無效

• 申請(qǐng)?zhí)枺?/td>: 201110425829.2
• 申請(qǐng)日: 2011-12-19
• 公開（公告）號(hào): CN103165462A
• 公開（公告）日: 2013-06-19
• 發(fā)明（設(shè)計(jì)）人: 王冬江;張海洋
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類號(hào): H01L21/336
• 分類號(hào): H01L21/336
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 董巍;顧珊

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造工藝，尤其涉及一種制作懸浮納米線溝道型MOSFET的方法。

背景技術(shù)

目前，懸浮納米線溝道型(Suspended?Nanowire?Channel)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(Metal-Oxide-Semiconductor?Field?Effect?Transistor，MOSFET)由于其能耗較低而受到越來越多的關(guān)注，尤其在未來縮小至納米量級(jí)的集成電路中將會(huì)得到廣泛應(yīng)用。

圖1為現(xiàn)有的懸浮納米線溝道型MOSFET的示意圖。如圖1所示，懸浮納米線溝道型MOSFET的柵極101呈蝶形，即其中部的尺寸較小，兩端的尺寸較大。源極102包括位于柵極101的一側(cè)的第一部分和覆蓋柵極101的第二部分，同樣地，漏極103包括位于柵極101的另一側(cè)的第一部分和覆蓋柵極101的第二部分。此外，源極102的第一部分上還具有向柵極101的中心延伸的延伸部102A，且漏極103的第一部分上也具有向柵極101的中心延伸的延伸部103A。溝道104連接在源極102的延伸部102A和漏極103的延伸部103A之間，且位于柵極101兩側(cè)的溝道104與柵極101之間還存在間隙105。

溝道104與柵極101之間的間隙105使得該MOSFET即使在關(guān)閉狀態(tài)下操作，也能夠顯示出極低的柵極漏電流。此外，通過調(diào)整間隙105的尺寸、溝道104的長(zhǎng)度和有源區(qū)的長(zhǎng)度還能夠調(diào)整閾值電壓。基于這種懸浮納米線溝道型MOSFET的上述特點(diǎn)，人們開始對(duì)懸浮納米線溝道型MOSFET的制作工藝進(jìn)行研究，以獲得成熟穩(wěn)定的工藝窗口。

因此，目前急需一種制作懸浮納米線溝道型MOSFET的方法，以解決上述問題。

發(fā)明內(nèi)容

在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

為了解決現(xiàn)有技術(shù)中存在的問題，本發(fā)明提出了一種制作懸浮納米線溝道型MOSFET的方法，包括：a)提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有氧化物層和柵極；b)在所述氧化物層和所述柵極上依次形成有阻擋層、犧牲層和多晶硅層；c)對(duì)所述多晶硅層進(jìn)行刻蝕，以在所述犧牲層上所述柵極的兩側(cè)形成溝道；d)去除所述犧牲層。

優(yōu)選地，所述阻擋層的材料為氮化物或氧化物。

優(yōu)選地，所述犧牲層的材料包括無定形碳或正硅酸乙酯。

優(yōu)選地，所述犧牲層的材料為無定形碳。

優(yōu)選地，采用干法刻蝕去除所述犧牲層，所述刻蝕氣體為O₂、CO₂、CO、HBr和Cl₂中的一種或多種。

優(yōu)選地，采用濕法刻蝕去除所述犧牲層，所述刻蝕溶液為氫氟酸溶液。

優(yōu)選地，所述犧牲層的厚度為10-60nm。

優(yōu)選地，所述多晶硅層的形成方法包括：在所述犧牲層上形成非晶硅層；以及通過固相晶化法將所述非晶硅層轉(zhuǎn)變?yōu)樗龆嗑Ч鑼印?/p>

優(yōu)選地，所述c)步驟中對(duì)所述多晶硅層進(jìn)行刻蝕形成所述溝道的同時(shí)，還形成了源極區(qū)和漏極區(qū)。

優(yōu)選地，所述c)步驟之后還包括對(duì)所述源極區(qū)和所述漏極區(qū)進(jìn)行摻雜，以分別形成源極和漏極的步驟。

采用本發(fā)明的方法制作的懸浮納米線溝道型MOSFET具有較大的工藝窗口，并且在制作過程中具有較高的良品率。此外，本發(fā)明的方法獲得的懸浮納米線溝道型MOSFET具有較低的柵極漏電流和較高的漏極電流。

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。在附圖中，

圖1為現(xiàn)有的懸浮納米線溝道型MOSFET的示意圖；以及

圖2A-2E示出了根據(jù)本發(fā)明一個(gè)實(shí)施方式制作懸浮納米線溝道型MOSFET工藝流程中各步驟所獲得的器件的剖視圖。

具體實(shí)施方式

接下來，將結(jié)合附圖更加完整地描述本發(fā)明，附圖中示出了本發(fā)明的實(shí)施例。但是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對(duì)尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。