[發明專利]制作半導體器件的方法

有效

• 申請號: 201110425827.3
• 申請日: 2011-12-19
• 公開（公告）號: CN103165461A
• 公開（公告）日: 2013-06-19
• 發明（設計）人: 韓秋華
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;顧珊

技術領域

本發明涉及半導體制造工藝，尤其涉及一種制作半導體器件的方法。

背景技術

半導體器件尺寸的不斷縮小是推動集成電路制造技術改進的主要因素。由于調整柵氧化物層的厚度和源/漏極的結深度的限制，很難將常規的平面MOSFET器件縮小至32nm以下的工藝，因此，已經開發出多柵極場效應晶體管(Multi-Gate?MOSFET)。多柵極場效應晶體管是一種將多個柵極并入到單個器件的MOSFET，這意味著，溝道在多個表面上被多個柵極包圍，因此能夠更好地抑制“截止”狀態的漏電流。此外，多柵極場效應晶體管還能增強“導通”狀態下的驅動電流。

目前，典型的多柵極場效應晶體管為鰭形場效應晶體管(FinFET)，它使得器件的尺寸更小，性能更高。FinFET結構包括狹窄而孤立的鰭片，鰭片的兩側帶有柵極。圖1A-1B為采用現有技術的方法形成鰭過程中各步驟的剖視圖。如圖1A所示，提供半導體襯底100，在半導體襯底100上依次形成有掩膜層101、抗反射層102和具有圖案的光刻膠層103，其中，光刻膠層103的圖案用于形成鰭。如圖1B所示，以光刻膠層104為掩膜對抗反射層102和掩膜層101進行刻蝕，以在半導體襯底100中形成鰭104。

然而，鰭104的寬度通常較窄(一般僅為15-20nm)，一方面，由于設備分辨率的原因，很難精確地制作出如此狹窄的鰭104；另一方面，在制作過程中，需要形成很窄的掩膜層101、抗反射層102和光刻膠層103，因此掩膜層101、抗反射層102和光刻膠層103很容易倒塌，上述兩種因素均導致制作工藝失敗。

因此，目前急需一種制作半導體器件的方法，以解決上述問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

為了解決現有技術中存在的問題，本發明提出了一種制作半導體器件的方法，包括：a)提供半導體襯底，所述半導體襯底上依次形成有掩膜層和具有圖案的光刻膠層；b)對所述半導體襯底進行刻蝕，以形成具有第一寬度和第一高度的第一鰭，并去除所述掩膜層和所述光刻膠層；c)在所述半導體襯底上所述第一鰭的兩側形成種子層；d)去除所述第一鰭的至少一部分，以形成填充開口，其中所述第一鰭的被去除部分具有第二高度；e)選擇性地僅在所述種子層的表面形成氧化物層，以縮小所述填充開口的尺寸；以及f)在被縮小的填充開口內形成具有第二寬度的第二鰭，所述第二寬度小于所述第一寬度。

優選地，所述b)步驟包括：以所述光刻膠層為掩膜對所述掩膜層進行刻蝕；以所述掩膜層為掩膜對所述半導體襯底進行刻蝕。

優選地，所述種子層的材料為硅氧化物。

優選地，所述硅氧化物是通過硅烷與N₂O經等離子增強化學氣相沉積形成的。

優選地，所述c)步驟包括：在所述b)步驟所獲得的器件上形成種子材料層；以及執行化學機械研磨工藝至露出所述第一鰭的上表面，以形成所述種子層。

優選地，所述半導體襯底的材料為硅，所述第二高度是所述第一高度的60-100％。

優選地，所述半導體襯底的材料為絕緣體上硅，所述第二高度是所述第一高度的50-70％。

優選地，所述氧化物層是通過臭氧和正硅酸乙酯經化學氣相沉積法形成的。

優選地，所述第一寬度是所述第二寬度的1.5-2.5倍。

優選地，所述第一寬度是所述第二寬度的2倍。

優選地，所述第二鰭是采用外延生長法形成的。

優選地，所述第二鰭中摻雜有硼、磷和鍺中的一種或多種。

本發明的方法由于未直接形成較窄的鰭，因此能夠避免顯影、刻蝕等工藝中光刻膠層和掩膜層的倒塌，進而在半導體襯底中形成較窄的鰭，并且本發明的方法還能夠準確地控制鰭的寬度。

附圖說明

本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。在附圖中，

圖1A-1B為采用現有技術的方法形成鰭過程中各步驟的剖視圖；以及

圖2A-2H示出了根據本發明一個實施方式制作半導體器件工藝流程中各步驟所獲得的器件的剖視圖。

具體實施方式