[發明專利]半導體存儲器裝置及其測試方法

無效

• 申請號: 201110423373.6
• 申請日: 2011-12-16
• 公開（公告）號: CN102543161A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 柳祥俊
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C11/4063
• 分類號: G11C11/4063;G11C29/08
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 李佳;穆德駿

1.一種半導體存儲器裝置，包括：

存儲器單元陣列，所述存儲器單元陣列包括多個存儲器單元，每個所述存儲器單元存儲至少一比特數據；

輸出端子，所述輸出端子被配置為將輸出數據輸出；以及

數據輸出電路，所述數據輸出電路被配置為與所述輸出端子連接，以將時鐘信號的周期劃分為至少兩個時段，僅在所述至少兩個時段中的特定時段期間將所述輸出數據輸出到所述輸出端子，以及在所述至少兩個時段中除了所述特定時段之外的剩余時段期間使所述輸出端子處于高阻抗狀態。

2.根據權利要求1所述的半導體存儲器裝置，其中所述數據輸出電路包括：

數據掩蔽控制電路，所述數據掩蔽控制電路被配置為產生掩蔽控制信號，所述掩蔽控制信號響應于所述時鐘信號和掩蔽信號在所述特定時段期間被啟用并且在所述剩余時段期間被禁用；以及

數據輸出緩沖器，所述數據輸出緩沖器被配置為響應于所述時鐘信號和所述掩蔽控制信號將所述輸出數據輸出到所述輸出端子或者使所述輸出端子處于高阻抗狀態。

3.根據權利要求1所述的半導體存儲器裝置，其中所述數據輸出電路包括：

數據掩蔽控制電路，所述數據掩蔽控制電路被配置為產生掩蔽控制信號，所述掩蔽控制信號響應于所述時鐘信號和掩蔽信號在所述特定時段期間被啟用并且在所述剩余時段期間被禁用；

數據輸出緩沖器，所述數據輸出緩沖器被配置為響應于所述時鐘信號將所述輸出數據輸出到所述輸出端子；以及

開關，所述開關被配置為位于所述數據輸出緩沖器和所述輸出端子之間并且響應于所述掩蔽控制信號而閉合或者斷開，

其中如果所述開關閉合，則所述開關將所述輸出數據發送到所述輸出端子，否則所述開關使所述輸出端子處于所述高阻抗狀態。

4.根據權利要求2所述的半導體存儲器裝置，其中所述掩蔽信號包括第一掩蔽信號和第二掩蔽信號，并且

所述數據掩蔽控制電路包括：

第一“與”元件，所述第一“與”元件被配置為對所述時鐘信號和所述第一掩蔽信號執行“與”操作；

第二“與”元件，所述第二“與”元件被配置為對所述時鐘信號的反轉信號和所述第二掩蔽信號執行“與”操作；以及

第一“或”元件，所述第一“或”元件被配置為對所述第一“與”元件的輸出信號和所述第二“與”元件的輸出信號執行“或”操作并且輸出所述掩蔽控制信號。

5.根據權利要求2所述的半導體存儲器裝置，其中所述時鐘信號是第一時鐘信號，

所述掩蔽信號包括第一掩蔽信號、第二掩蔽信號、第三掩蔽信號和第四掩蔽信號，并且

所述數據掩蔽控制電路包括：

第一“與”元件，所述第一“與”元件被配置為對所述時鐘信號和所述第一掩蔽信號執行“與”操作；

第二“與”元件，所述第二“與”元件被配置為對所述時鐘信號的反轉信號和所述第二掩蔽信號執行“與”操作；

第一“或”元件，所述第一“或”元件被配置為對所述第一“與”元件的輸出信號和所述第二“與”元件的輸出信號執行“或”操作；

第三“與”元件，所述第三“與”元件被配置為對第二時鐘信號和所述第三掩蔽信號執行“與”操作；

第四“與”元件，所述第四“與”元件被配置為對所述第二時鐘信號的反轉信號和所述第四掩蔽信號執行“與”操作；

第二“或”元件，所述第二“或”元件被配置為對所述第三“與”元件的輸出信號和所述第四“與”元件的輸出信號執行“或”操作；以及

第三“或”元件，所述第三“或”元件被配置為對所述第一“或”元件的輸出信號和所述第二“或”元件的輸出信號執行“或”操作并且輸出所述掩蔽控制信號。

6.根據權利要求2所述的半導體存儲器裝置，進一步包括模式寄存器設置MRS電路，所述模式寄存器設置MRS電路被配置為設置所述掩蔽信號。

7.根據權利要求6所述的半導體存儲器裝置，其中在測試模式中，數據輸出電路響應于所述掩蔽控制信號僅在所述特定時段期間將所述輸出數據輸出到所述輸出端子并且在所述剩余時段期間使所述輸出端子處于所述高阻抗狀態，以及在非測試模式中，所述數據輸出電路在所述時鐘信號周期的全時段期間將所述輸出數據輸出到所述輸出端子。