[發明專利]基于導電奈米溝道板的靜態隨機存取內存單元

有效

• 申請號: 201110421278.2
• 申請日: 2011-12-15
• 公開（公告）號: CN102623410A
• 公開（公告）日: 2012-08-01
• 發明（設計）人: D·丘馬科夫;W·布赫霍爾茨;P·黑策
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L21/8244
• 分類號: H01L21/8244;H01L21/28;H01L27/11
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發明關于具有改良式電容器的靜態隨機存取憶體(DRAM)和嵌入式DRAM(eDRAM)單元。本發明特別應用于需要嵌入式DRAM的半導體芯片。

背景技術

單一晶體管動態內存單元包含通過柵極(pass-gate)、儲存電容器、以及連接至位線、字符線、和電容器板的電性連接。該潮流已來到減小該內存單元的尺寸，以提供更高的包裝密度，但卻增加裝置運作速度。現今的內存單元不是包含深溝槽電容器、就是包含后端制程(back?end?of?line，BEOL)堆棧的電容器。然而，這些方案對于制造而言是困難且復雜的。

因此，需要出現改良的方法，以制造包含有效電容值的靜態隨機存取內存、及因而形成的裝置。

發明內容

本發明的態樣為一種改良的方法，該方法藉由在導電本體中形成奈米溝道，以形成大電容器。

本發明的另一態樣為形成在導電本體中的奈米溝道中的電容器。

本發明的額外態樣及其它特征將在接下來的內容中加以描述，其中某些部分對于本領域中具有通常技術者而言，在檢視過接下來的內容后，會認為是顯而易見，或者也可從本發明的實作中加以學習。本發明的優點，可由附隨的權利要求書中所特別指出的，來加以實現及獲得。

根據本發明，一些技術效果可部分由一種方法達成，該方法包含：形成通過第一層間介電質的源極接觸；在該第一層間介電質上形成導電本體；在該導電本體上形成第二層間介電質；形成通過該第二層間介電質、導電本體、和第一層間介電質的漏極和柵極接觸；在該導電本體中形成奈米溝道；在該溝道中形成絕緣層；以及金屬化該溝道。

本發明的態樣包含形成該漏極和柵極接觸的下列步驟：形成通過該第二層間介電質和導電本體的第一開口；在該第一開口中形成絕緣襯墊；形成通過該第一層間介電質的第二開口；以及以金屬填充該第一和第二開口。本發明的另外態樣包含形成硅氧化物或高介電系數氧化物的該絕緣襯墊。其它態樣包含形成該絕緣襯墊至小于5奈米的厚度。額外態樣包含形成該第一層間介電質的材料對該導電本體有蝕刻選擇性。另一個態樣包含形成摻雜多晶硅的該導電本體、以及形成氮化硅的該第一層間介電質。進一步態樣包含形成該奈米溝道的下列步驟：形成通過該第二層間介電質的開口；以及在該導電本體中形成開口。進一步態樣包含形成該開口的下列步驟：在該第二層間介電質上形成奈米圖案化掩膜；通過該奈米圖案化掩膜蝕刻該第二層間介電質；通過該奈米圖案化掩膜部分地蝕刻該導電本體；以及移除該奈米圖案化掩膜。其它態樣包含蝕刻該導電本體至該導電本體的厚度的80％至90％的深度。另一個態樣包含形成具有特征的該奈米圖案化掩膜，該特征有50奈米至100奈米的間距。額外態樣包含形成高介電系數材料的該絕緣層。

本發明的另一個態樣是一種裝置，其包含：層間介電質；導電本體具有數個奈米溝道，各個奈米溝道包含設置于該奈米溝道中的絕緣層、以及填充該奈米溝道中的剩余空間的金屬；源極接觸，通過該層間介電質而電性連接至該導電本體；柵極接觸，通過并電性絕緣于該導電本體；以及漏極接觸，通過并電性絕緣于該導電本體。

態樣包含一種裝置，其具有介于該柵極和漏極接觸與該導電本體之間的絕緣襯墊，以將該接觸電性絕緣于該導電本體。進一步態樣包含該絕緣襯墊由硅氧化物或高介電系數氧化物形成。其它態樣包含該奈米溝道的間距為50奈米至100奈米。另一個態樣包含在該金屬上、填充該奈米溝道的第二層間介電質。額外態樣包含在該第一層間介電質下方、并電性連接至該源極、柵極、和漏極接觸的晶體管。

對于本領域中的熟習技術者而言，從接下來的詳細描述中，可明顯地認識到本案的額外態樣及技術效果，其中，本發明的實施例僅藉由例示用以實行本發明的最佳模式來加以描述。將會了解到，本發明可有其它不同的實施例，并且，可針對各種顯而易知的方面，修改部分的細節，而不致背離本發明。因此，圖式及描述其本質僅視為例示之用，而非用以限制本發明。

附圖說明

本發明是藉由范例附隨圖式中的圖形來加以例示，而非用來限制，在該圖式中，相同的參考編號視為類似的組件，其中：

圖1至14示意地例示依據示范實施例的用米形成DRAM單元的制程流程。

具體實施方式