[發明專利]一種比較器有效
| 申請號: | 201110419984.3 | 申請日: | 2011-12-15 |
| 公開(公告)號: | CN102420594A | 公開(公告)日: | 2012-04-18 |
| 發明(設計)人: | 楊喆;王釗 | 申請(專利權)人: | 無錫中星微電子有限公司 |
| 主分類號: | H03K5/24 | 分類號: | H03K5/24 |
| 代理公司: | 無錫互維知識產權代理有限公司 32236 | 代理人: | 戴薇 |
| 地址: | 214028 江蘇省無錫市*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 比較 | ||
【技術領域】
本發明涉及電路設計領域,特別是涉及一種比較器。
【背景技術】
比較器是集成電路中常用的電路模塊,其功能是比較輸入端的信號差異,輸出離散的高或者低的信號。請參考圖1所示,其為現有技術中比較器的結構框圖,所述比較器包括正相輸入端VIN+、反相輸入端VIN-和輸出端VOUT。請參考圖2所示,其為圖1所示比較器理想的傳輸曲線圖,其中橫坐標為VIN+-VIN-,縱坐標為所述輸出信號VOUT,VOH為輸出信號VOUT的高電平信號值,VOL為輸出信號VOUT的低電平信號值。當正相輸入電壓VIN+大于反相輸入電壓VIN-時,比較器輸出信號VOUT為高電平信號VOH;當正相輸入電壓VIN+小于反相輸入電壓VIN-時,比較器輸出信號VOUT為低電平信號VOL;當正相輸入電壓VIN+等于反相輸入電壓VIN-時,比較器輸出信號VOUT實現翻轉。而在實際使用中,比較器的輸出信號VOUT在翻轉時存在延遲時間,所述延遲時間是比較器重要的動態特性之一,其定義為比較器的輸入激勵到輸出翻轉之間的時延,這個指標越小越好。
請參考圖3,其為現有技術中的兩級比較器。所述兩級比較器中的輸入級電路310包括PMOS(P-channel?Metal?Oxide?Semiconductor)晶體管M3,PMOS差分晶體管M1和M2,NMOS(N-channel?Metal?Oxide?Semiconductor)晶體管M6和M7。PMOS差分晶體管M1的源極與PMOS差分晶體管M2的源極相連,所述PMOS差分晶體管M3串聯在電源VCC和PMOS差分晶體管M1的源極與PMOS差分晶體管M2的源極的連接節點之間。
PMOS差分晶體管M1的柵極為所述輸入級電路310的反相輸入端口VIN-,PMOS晶體管M2的柵極為所述輸入級電路310的正相輸入端口VIN+。NMOS晶體管M6的源極接地,漏極接PMOS差分晶體管M1的漏極,NMOS晶體管M7的源極接地,漏極接PMOS差分晶體管M2的漏極。NMOS晶體管M6的柵極與NMOS晶體管M7的柵極相連,NMOS晶體管M6的柵極與其漏極相連。NMOS晶體管M7與PMOS差分晶體管M2的中間節點為所述輸入級電路310的輸出端NET1。
所述輸出級電路320包括串聯在電源和地之間的PMOS晶體管M4和NMOS晶體管M8,NMOS晶體管M8的柵極為所述輸出級電路320的輸入端,其與所述輸入級電路310的輸出端NET1相連,PMOS晶體管M4和NMOS晶體管M8的中間節點為所述輸出級電路320的輸出端VOUT(即所述比較器的輸出端VOUT)。
PMOS晶體管M3、M4和M5的源極與電源VCC相連,PMOS晶體管M3、M4和M5的柵極互連,并且PMOS晶體管M5的柵極與PMOS晶體管M5的漏極相連,PMOS晶體管M5的漏極接基準電流IBIAS。PMOS晶體管M3、M4和M5構成電流鏡。PMOS晶體管M3通過鏡像基準電流IBIAS而提供第一鏡像電流,可以稱PMOS晶體管M3為第一電流源。PMOS晶體管M4通過鏡像基準電流IBIAS提供第二鏡像電流,可以稱PMOS晶體管M4為第二電流源。
請參考圖4所示,其為圖3中的兩級比較器各個信號的時間曲線圖。其橫坐標為時間T,縱坐標表示電壓值V。其分別表示輸入電壓VIN+和輸入電壓VIN-的時間曲線,輸入級電路310的輸出NET1和比較器的輸出VOUT的時間曲線圖。結合圖3和圖4可知,在比較器的輸出信號VOUT由高電平信號向低電平信號翻轉前由于輸入電壓VIN+大于輸入電壓VIN-,PMOS差分晶體管M2的電流小于PMOS差分晶體管M1的電流,PMOS差分晶體管M1的電流等于NMOS晶體管M5的電流,且NMOS晶體管M7鏡像NMOS晶體管M5的電流,因此,使得第一輸入級的輸出端NET1輸出低電平0V。當比較器輸入電壓VIN+與VIN-的差逐漸減小至電壓相同時,比較器應該開始翻轉,但NET1節點要從零電平上升到NMOS晶體管M8的閾值電壓才能使比較器的輸出VOUT翻轉。這段時間與PMOS差分晶體管M1和M2的尾電流大小即PMOS晶體管M3的電流大小和NET1節點的寄生電容有關,這段時間也是比較器延遲時間的重要組成部分。在低功耗應用中,若差分輸入對的尾電流較小,則這段時間會更長,導致比較器的延遲時間更長,這是大多數應用不希望看到的。
因此,有必要提出一種改進的技術方案來解決上述問題。
【發明內容】
本發明的目的在于提供一種比較器,其可以縮短比較器的延遲時間,從而提高比較器的翻轉速度。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于無錫中星微電子有限公司,未經無錫中星微電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110419984.3/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種果蔬混合飲料
- 下一篇:基于智能電視的好友信息分享方法及系統





