[發(fā)明專利]一種比較器

有效

• 申請?zhí)枺?/td>: 201110419984.3
• 申請日: 2011-12-15
• 公開（公告）號: CN102420594A
• 公開（公告）日: 2012-04-18
• 發(fā)明（設(shè)計）人: 楊喆;王釗
• 申請（專利權(quán)）人: 無錫中星微電子有限公司
• 主分類號: H03K5/24
• 分類號: H03K5/24
• 代理公司: 無錫互維知識產(chǎn)權(quán)代理有限公司 32236
• 代理人: 戴薇

1.一種比較器，其包括輸入級電路和輸出級電路，

所述輸入級電路包括有第一輸入端、第二輸入端和輸出端，在第一輸入端的電壓等于第二輸入端的電壓時，所述輸出端上的電壓發(fā)生翻轉(zhuǎn)；

所述輸出級電路包括有一個輸入端和一個輸出端，該輸出級電路的輸入端接所述輸入級電路的輸出端，在所述輸入級電路的輸出端上的電壓發(fā)生翻轉(zhuǎn)時，所述輸出級電路的輸出端上的電壓也發(fā)生翻轉(zhuǎn)，其特征在于，其還包括鉗位電路，所述鉗位電路連接在所述輸入級電路的輸出端和所述輸出級電路的輸出端之間，用于將所述輸入級電路的輸出端的電壓的最低值鉗位于第一電壓閾值或?qū)⑺鲚斎爰夒娐返妮敵龆说碾妷旱淖罡咧点Q位于第二電壓閾值。

2.根據(jù)權(quán)利要求1所述的比較器，其特征在于，所述鉗位電路包括有連接在所述輸入級電路的輸出端和所述輸出級電路的輸出端之間的鉗位開關(guān)，在所述輸出級電路的輸出端的電壓為高電平時，所述鉗位開關(guān)管導(dǎo)通以將所述輸入級電路的輸出端的電壓的最低值鉗位于第一電壓閾值，在所述輸出級電路的輸出端的電壓為低電平時，所述鉗位開關(guān)管截止。

3.根據(jù)權(quán)利要求2所述的比較器，其特征在于，所述鉗位電路還包括有與所述鉗位開關(guān)串聯(lián)的鉗位電阻。

4.根據(jù)權(quán)利要求2所述的比較器，其特征在于，所述輸入級電路包括第一電流源、第一PMOS差分晶體管、第二PMOS差分晶體管、第一NMOS晶體管、第二NMOS晶體管，第一PMOS差分晶體管的源級與第二PMOS差分晶體管的源級相連，所述第一電流源串聯(lián)在電源和第一PMOS差分晶體管的源級與第二PMOS差分晶體管的源級的連接節(jié)點之間，

第一PMOS差分晶體管的柵極為所述輸入級電路的第一輸入端，第二PMOS差分晶體管的柵極為所述輸入級電路的第二輸入端，第一NMOS晶體管的源級接地，漏極接第一PMOS差分晶體管的漏極，第二NMOS晶體管的源級接地，漏極接第二PMOS差分晶體管的漏極，第一NMOS晶體管的柵極與第二NMOS晶體管的柵極相連，第一NMOS晶體管的柵極與第一NMOS晶體管的漏極相連，第二NMOS晶體管與第二PMOS差分晶體管的中間節(jié)點為所述輸入級電路的輸出端。

5.根據(jù)權(quán)利要求4所述的比較器，其特征在于，所述輸出級電路包括串聯(lián)在電源和地之間的第二電流源和第三NMOS晶體管，第三NMOS晶體管的柵極為所述輸出級電路的輸入端，第二電流源和第三NMOS晶體管的中間節(jié)點為所述輸出級電路的輸出端。

6.根據(jù)權(quán)利要求5所述的比較器，其特征在于，所述第一電流源包括串聯(lián)在電源和第一PMOS差分晶體管的源級與第二PMOS差分晶體管的源級的連接節(jié)點之間的第三PMOS晶體管，所述第三PMOS晶體管通過鏡像一個基準(zhǔn)電流而提供第一鏡像電流，所述第二電流源包括串聯(lián)在電源和第三NMOS晶體管之間的第四PMOS晶體管，所述第四PMOS晶體管通過鏡像一個基準(zhǔn)電流而提供第二鏡像電流，

所述鉗位開關(guān)為第五PMOS晶體管，該第五PMOS晶體管的柵極與第三PMOS晶體管的柵極和第四PMOS晶體管的柵極相連。

7.根據(jù)權(quán)利要求1所述的比較器，其特征在于，所述鉗位電路包括有連接在所述輸入級電路的輸出端和所述輸出級電路的輸出端之間的鉗位開關(guān)，在所述輸出級電路的輸出端的電壓為低電平時，所述鉗位開關(guān)管鉗位導(dǎo)通以將所述輸入級電路的輸出端的電壓的最高值鉗位于第二電壓閾值，在所述輸出級電路的輸出端的電壓為高電平時，所述鉗位開關(guān)管截止。

8.根據(jù)權(quán)利要求7所述的比較器，其特征在于，所述鉗位電路還包括有與所述鉗位開關(guān)串聯(lián)的鉗位電阻。

9.根據(jù)權(quán)利要求8所述的比較器，其特征在于，所述鉗位開關(guān)為NMOS晶體管。