[發(fā)明專利]一種對(duì)視頻信號(hào)的存取進(jìn)行控制的裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201110419891.0
• 申請(qǐng)日: 2011-12-15
• 公開（公告）號(hào): CN102497544A
• 公開（公告）日: 2012-06-13
• 發(fā)明（設(shè)計(jì)）人: 倪素萍;杜學(xué)亮;郭若杉;林嘯;蒿杰;張森
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院自動(dòng)化研究所
• 主分類號(hào): H04N7/24
• 分類號(hào): H04N7/24
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 周國(guó)城

技術(shù)領(lǐng)域

本發(fā)明屬于視頻傳輸技術(shù)領(lǐng)域，涉及一種對(duì)視頻數(shù)據(jù)的存取進(jìn)行控制的裝置，特別用于以ARM公司提出AXI總線為系統(tǒng)總線的片上系統(tǒng)中，視頻數(shù)據(jù)需要存儲(chǔ)在外部存儲(chǔ)體中，而外部存儲(chǔ)體作為AXI總線的從設(shè)備的情形。

背景技術(shù)

隨著片上系統(tǒng)在視頻領(lǐng)域的應(yīng)用發(fā)展和64位系統(tǒng)總線位寬的廣泛應(yīng)用，有一類以64位寬的AXI總線為系統(tǒng)總線的片上系統(tǒng)也得到了一定的發(fā)展。AXI(Advanced?eXtensible?Interface)總線是ARM公司提出的總線協(xié)議的一部分，是一種面向高性能、高帶寬、低延遲的片內(nèi)總線。對(duì)于AXI總線來(lái)說(shuō)，其采用系統(tǒng)時(shí)鐘，一般頻率較高。而承載視頻數(shù)據(jù)的視頻信號(hào)中，視頻數(shù)據(jù)的位寬通常為24，其頻率通常為一些標(biāo)準(zhǔn)約定的頻率，一般頻率較低。在帶有視頻處理的片上系統(tǒng)中，為了支持較復(fù)雜應(yīng)用，比如視頻運(yùn)動(dòng)估計(jì)等，需要緩存很多幀視頻圖像進(jìn)行動(dòng)態(tài)分析，而片上又沒有足夠的空間來(lái)存儲(chǔ)多幀圖像，因此需要將視頻數(shù)據(jù)存儲(chǔ)到外部存儲(chǔ)體中，以提供足夠大的數(shù)據(jù)緩存區(qū)。這樣就會(huì)出現(xiàn)視頻信號(hào)和總線信號(hào)頻率不一致和數(shù)據(jù)位寬不一致的問(wèn)題。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)存在的問(wèn)題，本發(fā)明提供一種對(duì)視頻數(shù)據(jù)的存取進(jìn)行控制的裝置。

本發(fā)明所提出的一種視頻數(shù)據(jù)存取控制裝置，其特征在于，該裝置包括寫通道和讀通道，其中：

寫通道用于將視頻數(shù)據(jù)通過(guò)系統(tǒng)總線存儲(chǔ)到系統(tǒng)總線上掛接的外部存儲(chǔ)體中；

讀通道用于將視頻數(shù)據(jù)通過(guò)系統(tǒng)總線從所述外部存儲(chǔ)體中讀取出來(lái)；

所述寫通道進(jìn)一步包括：緩存控制模塊S1，先入先出存儲(chǔ)器1S2和總線寫控制模塊S3；

所述讀通道進(jìn)一步包括：總線讀控制模塊S4和先入先出存儲(chǔ)器2S5。

本發(fā)明通過(guò)在視頻信號(hào)和AXI總線間加入跨時(shí)鐘域、兩端位寬不同的先入先出存儲(chǔ)器來(lái)解決視頻信號(hào)和總線信號(hào)頻率和位寬不一致的問(wèn)題，并采用了三個(gè)并行寫控制和三個(gè)并行讀控制來(lái)實(shí)時(shí)存取視頻數(shù)據(jù)，有效地利用總線帶寬，避免總線的競(jìng)爭(zhēng)。

附圖說(shuō)明

圖1是視頻數(shù)據(jù)存取控制裝置結(jié)構(gòu)框圖。

圖2是寫地址控制模塊控制流程圖。

圖3是寫數(shù)據(jù)控制模塊控制流程圖。

圖4是寫突發(fā)計(jì)數(shù)器更新模塊控制流程圖。

圖5是讀地址控制模塊控制流程圖。

圖6是讀數(shù)據(jù)控制模塊控制流程圖。

圖7是讀突發(fā)計(jì)數(shù)器更新模塊控制流程圖。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說(shuō)明。

本發(fā)明采用了使用跨時(shí)鐘域、兩端位寬不同的先入先出存儲(chǔ)器來(lái)緩存儲(chǔ)視頻數(shù)據(jù)，然后再通過(guò)AXI總線來(lái)將視頻數(shù)據(jù)存儲(chǔ)到外部存儲(chǔ)體或者從外部存儲(chǔ)體中讀出的一種對(duì)視頻數(shù)據(jù)的存取進(jìn)行控制的裝置，該裝置基于FPGA實(shí)現(xiàn)。

本發(fā)明所述的控制裝置適用于使用64位寬的AXI總線為系統(tǒng)總線的片上系統(tǒng)，以及將視頻數(shù)據(jù)(視頻數(shù)據(jù)位寬24位)通過(guò)AXI總線存取于外部存儲(chǔ)體中。在視頻存取過(guò)程中，會(huì)面對(duì)兩個(gè)問(wèn)題：頻率不一致和數(shù)據(jù)位寬不一致。對(duì)于AXI總線來(lái)說(shuō)，其采用系統(tǒng)時(shí)鐘，一般頻率較高；而對(duì)于視頻信號(hào)來(lái)說(shuō)，它以一些約定的固定頻率傳輸，一般頻率較低。因此本發(fā)明在視頻信號(hào)和AXI總線間加入一個(gè)跨時(shí)鐘域、兩端位寬不同的FIFO來(lái)將位寬24位的視頻數(shù)據(jù)存儲(chǔ)到64位寬的AXI總線上，給出了一種用于視頻存取的控制方法。這里，視頻信號(hào)可以是數(shù)字視頻接口(Digital?VisualInterface，DVI)視頻信號(hào)或者高清晰度多媒體接口(High?DefinitionMultimedia?Interface，HDMI)信號(hào)的視頻分量，其包括同步信號(hào)和視頻數(shù)據(jù)。同步信號(hào)有幀同步信號(hào)、行同步信號(hào)和數(shù)據(jù)有效信號(hào)，在數(shù)據(jù)有效信號(hào)置高時(shí)，以HDMI/DVI時(shí)鐘采樣得到的視頻數(shù)據(jù)即為圖像的一個(gè)像素，就是本發(fā)明所述的視頻數(shù)據(jù)。本發(fā)明的視頻數(shù)據(jù)信息采用了最常用的真彩色，為24位寬。

圖1是視頻數(shù)據(jù)存取控制裝置的結(jié)構(gòu)框圖，如圖1所示，本發(fā)明所提出的對(duì)視頻數(shù)據(jù)的存取進(jìn)行控制的裝置包括：寫通道和讀通道，其中：

寫通道用于將視頻數(shù)據(jù)通過(guò)系統(tǒng)總線存儲(chǔ)到系統(tǒng)總線上掛接的外部存儲(chǔ)體中；

讀通道用于將視頻數(shù)據(jù)通過(guò)系統(tǒng)總線從所述外部存儲(chǔ)體中讀取出來(lái)。

所述寫通道進(jìn)一步包括：緩存控制模塊S1，先入先出存儲(chǔ)器1S2和總線寫控制模塊S3，其中：