[發明專利]一種對視頻信號的存取進行控制的裝置

有效

• 申請號: 201110419891.0
• 申請日: 2011-12-15
• 公開（公告）號: CN102497544A
• 公開（公告）日: 2012-06-13
• 發明（設計）人: 倪素萍;杜學亮;郭若杉;林嘯;蒿杰;張森
• 申請（專利權）人: 中國科學院自動化研究所
• 主分類號: H04N7/24
• 分類號: H04N7/24
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周國城

1.一種視頻數據存取控制裝置，其特征在于，該裝置包括寫通道和讀通道，其中：

寫通道用于將視頻數據通過系統總線存儲到系統總線上掛接的外部存儲體中；

讀通道用于將視頻數據通過系統總線從所述外部存儲體中讀取出來；

所述寫通道進一步包括：緩存控制模塊(S1)，先入先出存儲器1(S2)和總線寫控制模塊(S3)；

所述讀通道進一步包括：總線讀控制模塊(S4)和先入先出存儲器2(S5)；

其中，

所述總線寫控制模塊(S3)進一步包括三個并行寫模塊：寫地址控制模塊，寫數據控制模塊和寫突發計數器更新模塊；

所述總線讀控制模塊(S4)進一步包括三個并行讀模塊：讀地址控制模塊，讀數據控制模塊和讀突發計數器更新模塊。

2.根據權利要求1所述的方法，其特征在于，所述緩存控制模塊(S1)用于將視頻數據寫入到先入先出存儲器1(S2)中；所述緩存控制模塊(S1)首先以視頻信號時鐘周期在數據有效信號為高時進行采樣得到視頻數據，并將得到的視頻數據存入先入先出存儲器1(S2)中。

3.根據權利要求1所述的方法，其特征在于，所述先入先出存儲器1(S2)用于緩存視頻數據，其與緩存控制模塊(S1)連接部分采用了32位寬和視頻信號時鐘，與總線寫控制模塊(S3)連接的部分采用了64位數據位寬和系統總線時鐘，以實現數據的對齊。

4.根據權利要求1所述的方法，其特征在于，所述總線寫控制模塊(S3)用于讀出先入先出存儲器1(S2)的視頻數據，然后通過系統總線將視頻數據存儲到外部存儲體中。

5.根據權利要求1所述的方法，其特征在于，對于所述寫地址控制模塊：

如果幀同步信號為高，將寫地址設置為外部存儲體的某個固定地址；如果幀同步信號為低，則：

如果寫突發開始信號為0、先入先出存儲器1(S2)已存在N個數據，其中，N＞＝M，且寫突發計數器為0，則將寫地址更新為后移M*8字節的地址位置；

然后設置所述總線寫控制模塊發起總線寫請求時的寫地址有效信號為有效，即AW_VALID信號為高，如該地址的外部存儲體響應了該寫請求，則外部存儲體設置寫地址準備就緒信號AW_READY為高；

最后，設置寫突發開始信號為高，即為寫數據控制模塊的使能控制信號。

6.根據權利要求1所述的方法，其特征在于，對于所述寫數據控制模塊：

如果寫突發開始信號為高，表明數據要寫入位置的外部存儲體已經允許，則進行后面的動作，否則所述寫數據控制模塊不作任何動作；

然后判斷先入先出存儲器1(S2)是否為空，如果不空，表明先入先出存儲器1(S2)中存有數據，則取出一個數據放到系統總線的數據信號線上，然后設置寫數據有效信號W_VALID為高，如果外部存儲體可以寫入該數據，這時系統總線會返回寫數據準備就緒信號W_READY信號為高，當看到W_READY為高時，重復上述過程；

當寫突發計數器為M-1時，執行上述過程的同時，設置最后一個數據信號線為高。

7.根據權利要求1所述的方法，其特征在于，對于所述寫突發計數器更新模塊：

如果寫數據有效信號W_VALID和寫數據準備就緒信號W_READY同時有效，這時如果寫突發計數器不等于M-1時，則寫突發計數器累加1；如果等于M-1，則將寫突發計數器置為0，同時將寫突發開始信號設置為0，表明一次寫突發結束。

8.根據權利要求1所述的方法，其特征在于，對于所述讀地址控制模塊：

如果幀同步信號為高，將讀地址設置為外部存儲體某個固定地址；如果幀同步信號為低，則：

如果先入先出存儲器2(S5)不滿且讀突發計數器為0，則將讀地址更新為讀地址后移M*8字節的地址位置；

然后設置所述總線讀控制模塊發起總線讀請求時的地址有效信號為有效，即AR_VALID信號為高，如該地址的外部存儲體響應了該讀請求，則外部存儲體設置讀地址準備就緒信號AR_READY為高；

最后，設置讀突發開始信號為高，所述讀突發開始信號為讀數據控制模塊的使能控制信號。