[發明專利]形成較小高差的半導體組件導電接觸及半導體組件的方法

有效

• 申請號: 201110414241.7
• 申請日: 2011-12-13
• 公開（公告）號: CN103021932A
• 公開（公告）日: 2013-04-03
• 發明（設計）人: 章正欣;陳逸男;劉獻文
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京英賽嘉華知識產權代理有限責任公司 11204
• 代理人: 余朦;王艷春

技術領域

本發明涉及一種半導體制程，特別涉及一種解決自對準高差問題的方法。

背景技術

半導體產業致力于減少組件和集成電路的尺寸和能耗，以增加這些組件單位區域的積集度。隨機儲存內存致力于縮小組件尺寸是為了提供更大的記憶容量。在過去的數年間，已有許多方法被開發出來，以減少組件尺寸和改進容差值(tolerance)，例如自對準制程。

自對準制程是一種簡單進行的制程方法，然而，自對準制程會在多晶硅閘極和多晶硅接觸間產生高差。此高差會減少化學機械研磨制程窗裕度，且因此會產生橋接問題(bridge?issue)。

發明內容

根據上述，本發明提供一種形成具有較小高差的半導體組件導電接觸的方法，包括：形成多個閘極；在各閘極上形成緩沖層；形成絕緣層，填入各閘極間的空隙；形成與所述閘極交錯的長條型光阻圖案；以所述閘極和所述長條型光阻圖案作為罩幕，使用自對準制程蝕刻絕緣層，形成多個第一開口；形成導電接觸層，填入各第一開口；對導電接觸層進行第一化學機械研磨制程；移除緩沖層；及對導電接觸層進行第二化學機械研磨制程。

本發明提供一種形成半導體組件的方法，包括：形成多個閘極；在各閘極上形成緩沖層；形成絕緣層，填入各閘極間的空隙；形成與所述閘極交錯的長條型光阻圖案；以所述閘極和所述長條型光阻圖案作為罩幕，使用自對準蝕刻制程對絕緣層進行蝕刻，形成多個第一開口，其中所述長條型光阻圖案下的部分緩沖層在自對準蝕刻制程中未被蝕刻，而沒有被所述長條型光阻圖案覆蓋的部分緩沖層被蝕刻，因此在以自對準蝕刻制程對絕緣層進行蝕刻后，被所述長條型光阻圖案覆蓋的部分緩沖層的厚度大于沒有被所述長條型光阻圖案覆蓋的緩沖層的厚度；形成導電接觸層，填入所述第一開口；對導電接觸層進行第一化學機械研磨制程；移除緩沖層；對導電接觸層進行第二化學機械研磨制程，其中在進行第二化學機械研磨制程之后，閘極與導電接觸層大體上有相同的高度。

為讓本發明的特征能更明顯易懂，下文特舉實施例，并配合所附圖式作詳細說明。

附圖說明

圖1～8B顯示根據本發明一實施例的、解決使用自對準制程形成導電接觸所產生的高差問題的各階段的剖面圖；

圖9～18B圖顯示根據本發明另一實施例的、解決使用自對準制程形成導電接觸所產生的高差問題的各階段的剖面圖。

主要組件符號說明

101～閘極；??????????102～基底；

104～閘極介電層；????106～閘電極層；

108～蓋層；??????????110～緩沖層；

112～間隙壁；????????114～絕緣層；

116～光阻圖案；??????118～第一開口；

120～導電接觸層；????122～第二開口；

201～閘極；??????????202～基底；

203～長條狀光阻圖案；204～閘極介電層；

206～閘電極層；??????208～蓋層；

209～間隙壁；????????210～絕緣層；

212～第一開口；??????214～緩沖層；

216～第二開口；??????218～導電接觸層；

220～第三開口。

具體實施方式

以下詳細討論實施本發明的實施例。可以理解的是，實施例提供許多可應用的發明概念，其可以較廣的變化實施。所討論的特定實施例僅用來揭示使用實施例的特定方法，而不用來限定公開的范圍。

以下文中的“一實施例”是指與本發明至少一實施例相關的特定圖樣、結構或特征。因此，以下“在一實施例中”的敘述并不是指同一實施例。另外，在一或多個實施例中的特定圖樣、結構或特征可以適當的方式結合。值得注意的是，本說明書的圖式并未按照比例繪示，其僅用來描述本發明。