[發明專利]用于半導體集成電路器件的感測放大器結構

有效

• 申請號: 201110413980.4
• 申請日: 2011-12-13
• 公開（公告）號: CN102543163A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 千德秀
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: G11C11/4091
• 分類號: G11C11/4091
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 郭放;許偉群

1.一種半導體集成電路器件，包括：

第一信號線和第二信號線；以及

感測放大器，所述感測放大器包括多個NMOS晶體管和多個PMOS晶體管，并且被配置為感測放大所述第一信號線與所述第二信號線之間的電勢差，

其中，PMOS晶體管和NMOS晶體管的被施加相同信號并具有相同導電類型的結區被集成在一起以共享一個有源區的一部分。

2.如權利要求1所述的半導體集成電路器件，其中，所述感測放大器包括：

N鎖存塊，所述N鎖存塊包括一對NMOS晶體管，所述一對NMOS晶體管通過它們的源串聯連接在所述第一信號線和所述第二信號線之間；

P鎖存塊，所述P鎖存塊包括一對PMOS晶體管，所述一對PMOS晶體管通過它們的源串聯連接在所述第一信號線與所述第二信號線之間，其中，所述一對PMOS晶體管和所述一對NMOS晶體管以反相鎖存器的方式配置；以及

平衡塊，所述平衡塊連接在所述第一信號線與所述第二信號線之間。

3.如權利要求2所述的半導體集成電路器件，其中，構成所述N鎖存塊的所述一對NMOS晶體管被集成在一起以共享在一個集成有源區中的公共源而不存在不連續。

4.如權利要求3所述的半導體集成電路器件，其中，所述N鎖存塊包括：

集成有源區，所述集成有源區被形成為具有至少一個彎曲部分；以及

第一柵線和第二柵線，所述第一柵線和第二柵線中的每個跨過所述集成有源區的所述彎曲部分的至少一部分，并且基本上排列成一行且彼此電隔離。

5.如權利要求4所述的半導體集成電路器件，其中，集成有所述N鎖存塊的所述集成有源區包括：

體單元，所述體單元以線形延伸，并具有公共源區；

第一分支單元，所述第一分支單元沿著基本上垂直于所述體單元的方向自所述體單元的一個側邊延伸，并具有與所述第一信號線連接的第一漏；以及

第二分支單元，所述第二分支單元沿著基本上垂直于所述體單元的方向自所述體單元的另一個側邊延伸，并具有與所述第二信號線連接的第二漏。

6.如權利要求5所述的半導體集成電路器件，其中，所述第一柵線被布置在所述體單元與所述第一分支單元之間的界面上，所述第二柵線被布置在所述體單元與所述第二分支單元之間的界面上。

7.如權利要求3所述的半導體集成電路器件，其中，所述N鎖存塊包括：

第一柵線，所述第一柵線被布置為劃分所述集成有源區的一部分；以及

第二柵線，所述第二柵線被布置為劃分所述集成有源區的另一部分。

8.如權利要求7所述的半導體集成電路器件，其中，所述集成有源區具有矩形形狀。

9.如權利要求8所述的半導體集成電路器件，其中，所述第一柵線被彎曲為包圍所述集成有源區的第一部分，所述第二柵線被彎曲為包圍所述集成有源區的第二部分。

10.如權利要求9所述的半導體集成電路器件，其中，在由所述第一柵線包圍的所述集成有源區的第一部分中形成有第一漏，

在由所述第二柵線包圍的所述集成有源區的第二部分中形成有第二漏，以及

在所述集成有源區中除了所述第一部分和所述第二部分之外的部分中形成有公共源。

11.如權利要求2所述的半導體集成電路器件，其中，構成所述P鎖存塊的所述一對PMOS晶體管被布置為在一個集成有源區中共享公共源而不存在不連續。

12.如權利要求11所述的半導體集成電路器件，其中，所述P鎖存塊包括：

集成有源區，所述集成有源區被形成為具有至少一個彎曲部分；以及

第一柵線和第二柵線，所述第一柵線和第二柵線中的每個跨過所述集成有源區彎曲部分的至少一部分，并且基本上排列成一行且彼此電隔離。

13.如權利要求12所述的半導體集成電路器件，其中，集成有所述P鎖存塊的所述集成有源區包括：

體單元，所述體單元以線形延伸，并具有公共源區；

第一分支單元，所述第一分支單元沿著基本上垂直于所述體單元的方向自所述體單元的一個側邊延伸，并具有與所述第一信號線連接的第一漏；以及

第二分支單元，所述第二分支單元沿著基本上垂直于所述體單元的方向自所述體單元的另一個側邊延伸，并具有與所述第二信號線連接的第二漏。