[發(fā)明專利]提高晶體管芯片抗二次擊穿耐量的方法及結構

有效

• 申請?zhí)枺?/td>: 201110413141.2
• 申請日: 2011-12-10
• 公開（公告）號: CN102544077A
• 公開（公告）日: 2012-07-04
• 發(fā)明（設計）人: 陳友龍;劉宗永;許曉鵬
• 申請（專利權）人: 中國振華集團永光電子有限公司
• 主分類號: H01L29/73
• 分類號: H01L29/73;H01L29/06
• 代理公司: 貴陽中新專利商標事務所 52100
• 代理人: 劉楠

技術領域

本發(fā)明涉及一種提高晶體管芯片抗二次擊穿耐量的方法及結構，屬于半導體三極管制作技術領域。

背景技術

目前，在現(xiàn)有技術中，半導體功率三極管的芯片通常采用發(fā)射區(qū)擴散層電阻或在每一發(fā)射極單元上加入薄膜電阻作為穩(wěn)流電阻的方法來改善晶體管的抗二次擊穿能力。這種傳統(tǒng)的芯片結構具有無法避免的弊端，該弊端就是因為產品在工作時，其溫度會升高，當溫度升高后會使擴散電阻或薄層電阻的阻值變小，從而使其穩(wěn)流作用大大減弱。因此，現(xiàn)有的這種提高晶體管芯片抗二次擊穿耐量的方法還是不夠理想，還是不能完全滿足用戶的使用要求。

發(fā)明內容

本發(fā)明的目的在于：提供一種結構簡單、制作容易、抗二次擊穿耐量高、工作性能穩(wěn)定的提高晶體管芯片抗二次擊穿耐量的方法及結構，以克服現(xiàn)有技術的不足。

本發(fā)明的技術方案是這樣實現(xiàn)的：本發(fā)明的一種提高晶體管芯片抗二次擊穿耐量的方法是，采用現(xiàn)有的半導體三極管的芯片，在該芯片的基極與發(fā)射極之間的P-N結上腐蝕出一圈環(huán)形隔離槽，使該環(huán)形隔離槽的深度大于3μm并小于該P-N結的深度，然后在該環(huán)形隔離槽中填充滿絕緣材料層，這樣即可使該芯片的三極管在工作時，其工作電流只從芯片的內部流過，防止在芯片中產生發(fā)射極電流集邊效應，從而提高晶體管芯片的抗二次擊穿耐量。

上述的絕緣材料層的材料為二氧化硅（SiO2）。

根據(jù)上述方法構建的一種提高晶體管芯片抗二次擊穿耐量的結構，包括設有基極、集電極和發(fā)射極的半導體三極管的芯片，在芯片的基極與發(fā)射極之間的P-N結上設有一圈環(huán)形隔離槽，環(huán)形隔離槽的深度大于3μm并小于該P-N結的深度，并且在環(huán)形隔離槽中填充有采用二氧化硅材料制作的絕緣材料層。

上述環(huán)形隔離槽的深度為5μm～10μm。

上述環(huán)形隔離槽的寬度為2μm～20μm。

在上述芯片上、芯片的外圓柱面與環(huán)形隔離槽之間還設有一圈玻璃鈍化隔離層。

由于采用了上述技術方案，本發(fā)明能有效地提高晶體管芯片的抗二次擊穿耐量。本發(fā)明是發(fā)明人經過研究晶體管的二次擊穿的發(fā)生機理后，而設計出的一種提高晶體管抗二次擊穿耐量的新芯片結構。根據(jù)發(fā)明人長期研究分析發(fā)現(xiàn)，各種類型的晶體管結構缺陷、表面缺陷和體內缺陷是產生二次擊穿的重要原因，因為上述的任何一種缺陷最終表現(xiàn)為平行于P-N結表面電位梯度的不均勻性，導致晶體管結構內部電位和電場分布對稱性的破壞，在這種缺陷附近，將發(fā)生電流集中現(xiàn)象，而這種電流集中的標志，是以電流集中處為中心的局部區(qū)域電流放大系數(shù)急陡增大，而這種電流放大系數(shù)的增大，又加劇了電流集中現(xiàn)象，最后由于局部區(qū)域過熱而造成某些融化區(qū)，而出現(xiàn)二次擊穿，因此，如何減小晶體管的電流集中效應、特別是減少發(fā)射極電流的集邊效應，就成為提高晶體管抗二次擊穿耐量的關鍵所在。采用本發(fā)明能有效地防止在芯片中產生發(fā)射極電流集邊效應的現(xiàn)象，從而能大幅度地提高晶體管芯片的抗二次擊穿耐量。采用本發(fā)明制作的型號為3DD3773芯片，其產品成品經測試，在V_CE=100V??t=1s下進行二次擊穿耐量測試I_C=I_S/B≥1.5A，完全超過了現(xiàn)有的同類產品二次擊穿耐量的要求。所以，本發(fā)明與現(xiàn)有技術相比，本發(fā)明不僅具有結構簡單、制作容易、抗二次擊穿耐量高的優(yōu)點，而且本發(fā)明還具有工作性能穩(wěn)定、使用壽命長等優(yōu)點。

附圖說明

圖1為采用本發(fā)明的結構示意圖。

附圖標記說明：1-芯片，2-環(huán)形隔離槽，3-絕緣材料層，4-玻璃鈍化隔離層,b-基極，c-集電極，e-發(fā)射極，H-環(huán)形隔離槽的深度，B-環(huán)形隔離槽的寬度。?

具體實施方式

下面結合附圖和實施例對本發(fā)明作進一步的詳細說明。

本發(fā)明的實施例：本發(fā)明的一種提高晶體管芯片抗二次擊穿耐量的方法是在現(xiàn)有的半導體三極管芯片的加工工藝基礎上進行實施的，在采用現(xiàn)有的工藝制作成半導體三極管的芯片1后，在該芯片1的基極b與發(fā)射極e之間的P-N結上腐蝕出一圈環(huán)形隔離槽2，使該環(huán)形隔離槽2的深度大于3μm并小于該P-N結的深度，然后在該環(huán)形隔離槽2中填充滿絕緣材料層3，該絕緣材料層3的材料可采用現(xiàn)有的二氧化硅（SiO2）材料；通過這種方法即可使采用該芯片的三極管在工作時，其工作電流只從芯片1的內部流過，防止在芯片1中產生發(fā)射極電流集邊效應，從而提高晶體管芯片的抗二次擊穿耐量。

根據(jù)上述方法構建的本發(fā)明的一種提高晶體管芯片抗二次擊穿耐量的結構，包括現(xiàn)有的設有基極b、集電極c和發(fā)射極e的半導體三極管的芯片1，制作時，在芯片1的基極b與發(fā)射極e之間的P-N結上制作出一圈環(huán)形隔離槽2，使環(huán)形隔離槽2的深度大于3μm并小于該P-N結的深度，但環(huán)形隔離槽2的最佳深度H最好控制在5μm～10μm的范圍，并且將環(huán)形隔離槽2的寬度B控制在2μm～20μm的范圍；然后在環(huán)形隔離槽2中填充上采用二氧化硅材料制作的絕緣材料層3；最后按傳統(tǒng)的工藝在芯片1上、芯片1的外圓柱面與環(huán)形隔離槽2之間制作出一圈玻璃鈍化隔離層4即成。該玻璃鈍化隔離層4的深度和款度可按現(xiàn)有的半導體三級管的玻璃鈍化制作工藝要求確定即可。