[發明專利]提高晶體管芯片抗二次擊穿耐量的方法及結構

有效

• 申請號: 201110413141.2
• 申請日: 2011-12-10
• 公開（公告）號: CN102544077A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 陳友龍;劉宗永;許曉鵬
• 申請（專利權）人: 中國振華集團永光電子有限公司
• 主分類號: H01L29/73
• 分類號: H01L29/73;H01L29/06
• 代理公司: 貴陽中新專利商標事務所 52100
• 代理人: 劉楠

1.一種提高晶體管芯片抗二次擊穿耐量的方法，其特征在于：采用現有的半導體三極管的芯片（1），在該芯片（1）的基極（b）與發射極（e）之間的P-N結上腐蝕出一圈環形隔離槽（2），使該環形隔離槽（2）的深度大于3μm并小于該P-N結的深度，然后在該環形隔離槽（2）中填充滿絕緣材料層（3），這樣即可使該芯片的三極管在工作時，其工作電流只從芯片（1）的內部流過，防止在芯片（1）中產生發射極電流集邊效應，從而提高晶體管芯片的抗二次擊穿耐量。

2.根據權利要求1所述的提高晶體管芯片抗二次擊穿耐量的方法，其特征在于：所述的絕緣材料層（3）的材料為二氧化硅（SiO2）。

3.一種提高晶體管芯片抗二次擊穿耐量的結構，包括設有基極（b）、集電極（c）和發射極（e）的半導體三極管的芯片（1），其特征在于：在芯片（1）的基極（b）與發射極（e）之間的P-N結上設有一圈環形隔離槽（2），環形隔離槽（2）的深度大于3μm并小于該P-N結的深度，并且在環形隔離槽（2）中填充有采用二氧化硅材料制作的絕緣材料層（3）。

4.根據權利要求3所述的提高晶體管芯片抗二次擊穿耐量的結構，其特征在于：環形隔離槽（2）的深度（H）為5μm～10μm。

5.根據權利要求3或4所述的提高晶體管芯片抗二次擊穿耐量的結構，其特征在于：環形隔離槽（2）的寬度（B）為2μm～20μm。

6.根據權利要求3所述的提高晶體管芯片抗二次擊穿耐量的結構，其特征在于：在芯片（1）上、芯片（1）的外圓柱面與環形隔離槽（2）之間還設有一圈玻璃鈍化隔離層（4）。