[發(fā)明專利]電平轉(zhuǎn)換電路

無效

• 申請?zhí)枺?/td>: 201110410519.3
• 申請日: 2011-12-09
• 公開（公告）號: CN102412825A
• 公開（公告）日: 2012-04-11
• 發(fā)明（設(shè)計）人: 田洪宇
• 申請（專利權(quán)）人: 上海復(fù)旦微電子集團股份有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

技術(shù)領(lǐng)域

本發(fā)明涉及電路技術(shù)領(lǐng)域，特別涉及一種新型的電平轉(zhuǎn)換電路。

背景技術(shù)

電平轉(zhuǎn)換電路被廣泛應(yīng)用于各種接口電路及輸入輸出單元中來實現(xiàn)電平的邏輯轉(zhuǎn)換。專利號為US7030678B1的美國專利公開了一種電平轉(zhuǎn)換電路。

圖1為該電平轉(zhuǎn)換電路的示意圖。

如圖1所示，所述電平轉(zhuǎn)換電路包括電平轉(zhuǎn)換器10和反相器20。

所述電平轉(zhuǎn)換器10包括：第一NMOS管N1、第二NMOS管N2、第一PMOS管P1、第二PMOS管P2。其中，所述第一NMOS管N1的源極接地；柵極作為所述電平轉(zhuǎn)換電路的輸入端，用于接收輸入電壓Vi；漏極連接第一PMOS管P1的漏極。所述第二NMOS管N2的柵極連接反相器20的輸出端；源極接地；漏極連接第二PMOS管P2的漏極，并作為所述電平轉(zhuǎn)換電路的輸出端，用于輸出輸出電壓Vo。所述第一PMOS管P1的源極連接第一電源Vdd；柵極連接第二NMOS管N2的漏極。所述第二PMOS管P2的源極連接第一電源Vdd；柵極連接第一NMOS管N1的漏極。

所述反相器20包括：第三PMOS管P3和第三NMOS管N3。其中，所述第三PMOS管P3的源極連接第二電源Vcc；漏極連接第三NMOS管N3的漏極，并作為所述反相器20的輸出端，連接第二NMOS管N2的柵極；柵極連接第三NMOS管N3的柵極，并作為所述反相器20的輸入端用于接收輸入電壓Vi。所述第三NMOS管的源極接地。

其中，所述第一電源Vdd提供第一電壓V1，第二電壓Vcc提供第二電壓V2，所述第一電壓V1大于所述第二電壓V2。

下面對圖1所示的電平轉(zhuǎn)換電路的工作原理做詳細(xì)說明。

當(dāng)輸入電壓Vi為邏輯低電平0，如接地時，第一NMOS管N1截止，第三NMOS管N3截止，第三PMOS管P3導(dǎo)通，所述第二電源Vcc與第二NMOS管N2的柵極連通，即施加在所述第二NMOS管N2上的柵極電壓為第二電壓，此時，第二NMOS管N2導(dǎo)通，在所述第二NMOS管N2的下拉作用下，電平轉(zhuǎn)換電路輸出的輸出電壓Vo為0V。

當(dāng)輸入電壓Vi為邏輯高電平1，如為第二電壓V2時，第三PMOS管P3截止，第三NMOS管N3導(dǎo)通，從而使得所述反相器20輸出邏輯低電平0。因此，第二NMOS管N2上的柵極電壓為邏輯低電平，從而使得所述第二NMOS管N2截止。但是，此時的第一NMOS管N1導(dǎo)通，由于第一NMOS管的源極接地，此時與所述第一NMOS管N1的漏極相連的第二PMOS管P2的柵極電壓為0V，所述第二PMOS管P2導(dǎo)通，在所述第二PMOS管P2的上拉作用下，電平轉(zhuǎn)換電路輸出的輸出電壓Vo為第一電壓V1。從而實現(xiàn)了由第二電壓V2到第一電壓V1的轉(zhuǎn)換。

然而，在第二電源Vcc突然掉電，即第二電壓V2為零時，反相器20停止工作，使得第一NMOS管N1以及第二NMOS管N2上的柵極電壓均為零，從而導(dǎo)致第一PMOS管P1和第二PMOS管P2的柵極電壓處于不穩(wěn)定狀態(tài)。在這種情況下，該電平轉(zhuǎn)換電路的輸出電壓Vo可能為0、1或者中間態(tài)，從而影響到后級電路的穩(wěn)定狀態(tài)甚至產(chǎn)生漏電。

因此，如何在第二電源Vcc掉電時，避免電平轉(zhuǎn)換電路的輸出電壓處于不穩(wěn)定狀態(tài)就成為本領(lǐng)域技術(shù)人員亟待解決的問題之一。

發(fā)明內(nèi)容

本發(fā)明解決的問題是提供一種電平轉(zhuǎn)換電路，在第二電源掉電時，可以有效地避免電平轉(zhuǎn)換電路的輸出電壓處于不穩(wěn)定狀態(tài)。

為解決上述問題，本發(fā)明提供一種電平轉(zhuǎn)換電路，包括：電平轉(zhuǎn)換器和第一反相器；

所述電平轉(zhuǎn)換器包括：第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管；其中，所述第一NMOS管的源極接地，漏極連接第一PMOS管的漏極，柵極連接第一反相器的輸入端，并作入電平轉(zhuǎn)換器的輸入端；所述第二NMOS管的源極接地，柵極連接第一反相器的輸出端，漏極連接第二PMOS管的漏極，并作為所述電平轉(zhuǎn)換電路的輸出端；所述第一PMOS管的源極連接第一電源，柵極連接第二NMOS管的漏極；所述第二PMOS管的源極連接第一電源，柵極連接第一NMOS管的漏極；所述第一反相器的電源端連接第一電源；其中，所述第一電源提供第一高電平電壓，所述電平轉(zhuǎn)換電路的輸入電壓在0V至第二高電平電壓的范圍內(nèi)。

可選地，所述第一反相器包括CMOS反相器。