[發明專利]一種半導體器件的制造方法

有效

• 申請號: 201110410407.8
• 申請日: 2011-12-09
• 公開（公告）號: CN103165508A
• 公開（公告）日: 2013-06-19
• 發明（設計）人: 宋化龍;韓永召
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;顧珊

技術領域

本發明涉及半導體制造工藝，具體而言涉及一種在n阱之間摻雜P型摻雜離子來提高阱與阱之間的電絕緣的方法。

背景技術

在半導體制造工藝中，淺溝槽隔離結構(STI)形成于半導體襯底中的有源區之間，所述有源區中形成有晶體管、存儲單元等電學器件。通常所述半導體襯底是經過輕度P型摻雜的，在所述半導體襯底的頂部通常形成有阱區。上述晶體管等電學器件就形成在所述阱區中或阱區上，上述晶體管的源漏區通常采用的是與所述阱區相反的摻雜類型的雜質摻雜的。在這些器件的工作過程中，阱與阱之間良好的電絕緣對于保證形成于所述阱中的這些晶體管器件的正常工作是非常重要的。如果阱與阱之間的電絕緣不足的話，相鄰阱之間的耗盡區可能會跨過所述淺溝槽隔離區而彼此融合，導致所述相鄰阱之間不希望看到的穿通(punch-through)或漏電流現象的出現。

現有技術中通常采用在n阱之間摻雜P型摻雜離子的方法來提高阱與阱之間的電絕緣。如圖1A-1E所示其是現有技術中目前所使用的在n阱之間摻雜P型摻雜離子來提高阱與阱之間的電絕緣的方法，首先，如圖1A所示，在半導體襯底100中的有源區102和103之間形成淺溝槽隔離結構101；接著如圖1B所示，在所述淺溝槽隔離101上形成圖案化了的光刻膠層105，之后對所述半導體襯底進行n型離子摻雜，例如磷，以于所述有源區中形成n阱106和107；接著如圖1C所示，去除所述光刻膠層105，然后在所述半導體襯底上形成圖案化了的光刻膠層108，以露出所述淺溝槽隔離101；接著如圖1D所示，對所述半導體襯底進行P型離子摻雜，例如硼，以于所述淺溝槽隔離結構的底部形成P阱109；接著如圖1E所示，去除所述光刻膠層108，并對所述半導體襯底進行退火，以活化所述摻雜的離子。

上述現有技術中，所述p型摻雜和n型摻雜都是在所述淺溝槽隔離結構形成之后進行的，因此在進行P型離子摻雜(通常為硼離子)的時候就需要較高的摻雜能量來使所述摻雜離子在所述半導體襯底中達到預定的深度，由于在P型離子摻雜的時候會消耗作為掩膜的光刻膠層，因此這就要求所述光刻膠層要具有非常大的厚度，而光刻膠層的厚度增加會導致光刻過程的不穩定。

因此，需要提出一種方法，以能夠有效、穩定地提高阱與阱之間的電絕緣性能。

發明內容

針對現有技術的不足，本發明提供一種半導體器件的制造方法，包括：

提供半導體襯底，在所述半導體襯底上形成有用于形成淺溝槽隔離結構的溝槽；

對所述半導體襯底執行第一離子注入步驟，以于所述溝槽的底部形成一P型阱區；

使用隔離材料填充所述溝槽；

對所述半導體襯底執行第二離子注入步驟，以于所述半導體襯底中形成多個n型阱區；

所述P型阱區位于所述多個n型阱區之間。

進一步地，還包括對所述半導體襯底進行退火的步驟，以活化注入到所述P型阱區和所述n型阱區中的離子。

進一步地，形成所述溝槽的步驟包括在所述半導體襯底上形成硬掩膜層的步驟，圖案化所述硬掩膜層的步驟，以所述圖案化了的硬掩膜層為掩膜蝕刻所述半導體襯底的步驟。

進一步地，所述硬掩膜層包括自下而上的氧化物層和氮化物層。

進一步地，所述氧化物層為氧化硅，所述氮化物層為氮化硅。

進一步地，對所述溝槽執行第一離子注入步驟之前，還包括對所述溝槽的側壁進行氧化以形成側壁氧化物的步驟。

進一步地，所述隔離材料為氧化物。

進一步地，所述氧化物為HARP或HDP。

進一步地，對所述溝槽執行第一離子注入步驟包括在半導體襯底上形成光刻膠層的步驟，以及圖案化所述光刻膠層以暴露出所述溝槽的步驟。

進一步地，對所述半導體襯底執行第二離子注入步驟包括在半導體襯底上形成光刻膠層的步驟，以及圖案化所述光刻膠層以暴露除所述淺溝槽隔離結構之外的其它部分的步驟。

進一步地，對所述半導體襯底執行第二離子注入步驟之前還包括去除所述硬掩膜層的步驟。

根據本發明，通過在淺溝槽隔離結構形成之前在半導體襯底中進行P型雜質的摻雜，可以避免光刻膠層厚度的增加所造成的光刻穩定性下降的問題，其能夠有效、穩定地提高阱與阱之間的電絕緣性能。

附圖說明

本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。

附圖中：

圖1A-1E為現有技術中在n阱之間摻雜P型摻雜離子來提高阱與阱之間的電絕緣的方法；