[發明專利]非易失性存儲器件及其制造方法

有效

• 申請號: 201110405606.X
• 申請日: 2011-12-08
• 公開（公告）號: CN102544018A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 李相范
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 郭放;張文

1.一種非易失性存儲器件，所述非易失性存儲器件包括存儲串，所述存儲串包括串聯耦接的多個存儲器單元，所述非易失性存儲器件包括：

所述存儲串，所述存儲串包括第一半導體層和第二導電層，所述第一半導體層與所述第二導電層之間具有存儲器柵絕緣層；

第一選擇晶體管，所述第一選擇晶體管包括與所述第一半導體層的一端耦接的第二半導體層；

第二選擇晶體管，所述第二選擇晶體管包括與所述第一半導體層的另一端耦接的第三半導體層；以及

第四半導體層，所述第四半導體層與沒有設置所述第二導電層的區域中的所述第一半導體層接觸。

2.根據權利要求1所述的非易失性存儲器件，其中，所述第一半導體層包括：

第一柱體部分至第四柱體部分，所述第一柱體部分至所述第四柱體部分垂直于襯底而延伸且沿著一個方向對齊；

第一連接部分，所述第一連接部分將所述第一柱體部分和所述第二柱體部分的下部耦接；

第二連接部分，所述第二連接部分將所述第三柱體部分和所述第四柱體部分的下部耦接；以及

第三連接部分，所述第三連接部分將所述第二柱體部分和所述第三柱體部分的上部耦接；

其中，所述第二導電層圍繞所述第一柱體部分至所述第四柱體部分的側表面，所述第二導電層與所述第一柱體部分至所述第四柱體部分之間具有所述存儲器柵絕緣層；以及

所述第二半導體層和所述第三半導體層被分別設置在所述第一柱體部分和所述第四柱體部分之上，以及

所述第四半導體層被設置在所述第三連接部分之上。

3.根據權利要求1所述的非易失性存儲器件，其中，所述第二半導體層和所述第三半導體層分別包括形成在所述第二半導體層和所述第三半導體層的上部中的第一結區和第二結區；以及

所述第一半導體層和所述第四半導體層具有第一導電類型，所述第一結區和所述第二結區具有與所述第一導電類型相反的第二導電類型。

4.根據權利要求3所述的非易失性存儲器件，其中，所述第一導電類型是P型而所述第二導電類型是N型。

5.根據權利要求4所述的非易失性存儲器件，其中，所述第四半導體層的P型雜質的濃度高于所述第一半導體層的P型雜質的濃度。

6.根據權利要求1所述的非易失性存儲器件，還包括：

第一線，所述第一線被設置在所述第四半導體層之上；

第二線，所述第二線被設置在所述第二半導體層和所述第三半導體層中的一個之上且沿著與所述第一線平行的方向延伸；

接觸，所述接觸被設置在所述第二半導體層和所述第三半導體層中的另一個之上；以及

第三線，所述第三線被設置在所述接觸之上且沿著與所述第二線交叉的方向延伸。

7.根據權利要求2所述的非易失性存儲器件，還包括：

第一導電層，所述第一導電層與所述第一連接部分和所述第二連接部分相鄰；以及

柵絕緣層，所述柵絕緣層被插入在所述第一導電層與所述第一連接部分和所述第二連接部分之間。

8.根據權利要求2所述的非易失性存儲器件，還包括：

第三導電層，所述第三導電層與所述第三連接部分相鄰；以及

柵絕緣層，所述柵絕緣層被插入在所述第三導電層與所述第三連接部分之間。

9.根據權利要求1所述的非易失性存儲器件，其中，所述存儲器單元被配置成在將擦除電壓配施加到所述第四半導體層的擦除操作期間被擦除。

10.根據權利要求9所述的非易失性存儲器件，其中，所述擦除電壓處在約10V到約25V的范圍內。

11.一種用于制造包括存儲串的非易失性存儲器件的方法，所述存儲串包括串聯耦接的多個存儲器單元，所述方法包括以下步驟：

形成所述存儲串，所述存儲串包括第一半導體層和第二導電層，所述第一半導體層與所述第二導電層之間具有存儲器柵絕緣層；以及

形成分別與所述第一半導體層的一端和另一端耦接的第二半導體層和第三半導體層，以及與沒有設置所述第二導電層的區域中的第一半導體層耦接的第四半導體層。