[發明專利]電路布局中的運行中的器件表征

有效

• 申請號: 201110399371.8
• 申請日: 2011-12-01
• 公開（公告）號: CN102799701A
• 公開（公告）日: 2012-11-28
• 發明（設計）人: 江昱嫻;戴雅麗;黃慕真;陳建文;蘇朝琴
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;房嶺梅

1.一種設計系統，包括：

布局模塊，包括計算單元，其中，所述計算單元被配置為：

在所述電路的布局階段期間，提取電路中的集成電路器件的布局參數；以及

使用所述布局參數計算出所述器件的電路參數；以及

用戶界面，被配置為響應于用戶對所述器件的選擇，顯示出所述器件的所述電路參數。

2.根據權利要求1所述的設計系統，其中，所述集成電路器件是晶體管，其中，所述電路參數包括從基本上由所述晶體管的驅動電流、閾值電壓、跨導、以及漏電導構成的組中選擇出的參數，并且其中，所述布局參數包括從基本上由晶體管的阱鄰近參數、OD間隔、多晶硅間隔、擴散長度、及其組合構成的組中選擇出的參數。

3.根據權利要求1所述的設計系統，其中，所述計算單元被配置為執行背景計算，從而在所述電路的所述布局階段結束之前，提取出所述布局參數并且計算出所述電路參數。

4.根據權利要求1所述的設計系統，進一步包括：原理圖編輯器，被配置為用于編輯所述電路的原理圖，并且其中，所述原理圖編輯器被配置為將制造布局參數反向傳遞給所述原理圖來替換所述集成電路器件的默認假設的布局參數。

5.根據權利要求1所述的設計系統，進一步包括：布局編輯器，其中，所述布局編輯器被配置為用于提取所述集成電路器件的所述布局參數。

6.一種設計系統，包括：

布局模塊，被配置為：

提取電路的晶體管的布局參數；

將所述布局參數反向傳遞到所述電路的原理圖，從而替換默認布局參數，其中，所述默認布局參數是假設值；以及

使用包括所述布局參數的所述原理圖計算出所述晶體管的電路參數。

7.根據權利要求6所述的設計系統，進一步包括：用戶界面，被配置為響應于用戶對所述晶體管的選擇，顯示出所述晶體管的所述電路參數，并且其中，所述電路參數被顯示為從自具有所述默認布局參數的所述原理圖模擬出的電路參數中下降得到的下降值。

8.根據權利要求6所述的設計系統，其中，所述電路參數包括從基本上由所述晶體管的驅動電流、閾值電壓、跨導、和漏電導構成的組中選擇出的參數，并且其中，所述布局參數包括從基本上由晶體管的阱鄰近參數、OD間隔、多晶硅間隔、擴散長度、及其組合構成的組中選擇出的參數。

9.根據權利要求6所述的設計系統，進一步包括：

原理圖編輯器，被配置為用于編輯所述電路的所述原理圖，其中，所述原理圖編輯器和所述布局模塊被配置為將所述布局參數反向傳遞給所述原理圖；以及

布局編輯器，被配置為生成和編輯所述電路的布局，其中，所述布局模塊被配置為從所述布局中提取所述晶體管的所述布局參數。

10.一種方法，包括：

根據電路的原理圖將所述電路的部分布局為布局；

從所述布局中提取出所述電路中的晶體管的布局參數；

將所述布局參數反向傳遞到所述原理圖，從而替換所述晶體管的默認布局參數，其中，所述默認布局參數是假設值；

使用包括從所述布局中提取出的所述布局參數的原理圖計算出所述晶體管的電路參數；

在用戶界面上顯示出所述晶體管的所述電路參數；以及

對金屬線進行布線，從而互連所述布局中的器件；

執行后布局模擬，從而模擬所述電路的整體性能，其中，在所述布線和所述后布局模擬步驟之前，執行所述提取、反向傳遞、和計算的步驟。