[發明專利]記憶體及誘發熱載子注入與非門串列的選取記憶胞的方法

有效

• 申請號: 201110399181.6
• 申請日: 2011-11-24
• 公開（公告）號: CN103137202B
• 公開（公告）日: 2018-01-30
• 發明（設計）人: 黃竣祥
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C16/08
• 代理公司: 中科專利商標代理有限責任公司11021
• 代理人: 任巖

1.一種記憶體，其特征在于其包含：

多個記憶胞串聯安排于一半導體主體中；

多條字元線，該多條字元線中的字元線與對應的該多個記憶胞中的記憶胞耦接；

一第一切換晶體管，在一參考線與該多個記憶胞的第一側之間；

一第二切換晶體管，在一第一位元線與該多個記憶胞的第二側之間；以及

控制電路與多條位元線耦接，以適合利用下列步驟對一所選取字元線對應的該多個記憶胞中的一選取記憶胞進行編程：

在一編程區間時偏壓該多個記憶胞的第一及第二側之一至一漏極端電壓，且偏壓該第一及第二側的另一個至一源極端電壓以控制該編程區間時的電導；

在該編程區間時施加漏極端導通電壓至介于該所選取字元線與該第一及第二側之一之間的字元線；

在該編程區間時施加源極端導通電壓至介于該所選取字元線與該第一及第二側的另一個之間的字元線；

在該編程區間時施加一編程電壓至該所選取字元線，其施加一切換電壓至該所選取字元線的等效源極側的鄰接字元線，其施加導通電壓至其它的字元線；

其中，該偏壓該第一及第二側的另一個至一源極端電壓包含設置該源極端電壓至一初始階級，其小于一臨界電壓，該臨界電壓高于或低于施加至該第一及第二切換晶體管的對應一者的柵極電壓和源極端電壓，使得該對應切換晶體管在該編程區間中的一初始部分時保持關閉，且將該源極端電壓在該編程區間中的一后續部分時自該初始階級快速減少至一個或多個超過該低于該柵極電壓的臨界電壓的階級，使得該對應切換晶體管在該編程區間中開啟。

2.根據權利要求1所述的記憶體，其特征在于其中所述的源極端導通電壓在該編程區間時會變動，使得在該編程區間的一部分時熱載子注入發生在該所選取記憶胞以設置該所選取記憶胞至一編程臨界階級。

3.根據權利要求1所述的記憶體，其特征在于其中所述的偏壓該第一及第二側的另一個至一源極端電壓的步驟包括在該編程區間中的一段時間施加一快速減少的電壓。

4.根據權利要求1所述的記憶體，其特征在于其中所述的多個記憶胞安排成一與非門NAND串列。

5.根據權利要求1所述的記憶體，其特征在于其中該控制電路在該編程區間中開啟該第一切換晶體管，且在該編程區間中的一初始部分后開啟該第二切換晶體管。

6.根據權利要求5所述的記憶體，其特征在于還包括多個第二記憶胞與該多條字元線耦接，且其中該控制電路經由該第一位元線施加該源極端電壓至該多個記憶胞的該第二側，經由該參考線施加該漏極端電壓至該多個記憶胞的該第一側，且至少在該編程區間中的該初始部分時經由一第二位元線施加一與地電壓相同或接近的電壓至該多個第二記憶胞的第二側以抑制熱載子注入。

7.根據權利要求5所述的記憶體，其特征在于還包括多個第二記憶胞與該多條字元線耦接，且其中該控制電路經由該第一位元線施加該源極端電壓至該多個記憶胞的該第二側，經由該參考線施加該漏極端電壓至該多個記憶胞的該第一側，且經由一第二位元線施加一與漏極端電壓相同或接近的電壓至該多個第二記憶胞的第二側以抑制熱載子注入。

8.根據權利要求1所述的記憶體，其特征在于還包括：

多個第二記憶胞與該多條字元線耦接，對應的該第一切換晶體管在該參考線與該多個第二記憶胞的一第一側之間，及對應的該第二切換晶體管在一第二位元線與該多個第二記憶胞的一第二側之間；

其中該控制電路在該編程區間時經由該第二位元線施加一個與該初始階級相同或接近的電壓至該多個第二記憶胞的該第二側以抑制熱載子注入。

9.根據權利要求1所述的記憶體，其特征在于還包括多個第二記憶胞與該多條字元線及一第二位元線耦接，且其中該控制電路抑制該多個第二記憶胞的熱載子注入。

10.根據權利要求1所述的記憶體，其特征在于其中所述的多個記憶胞安排成一共同源極與非門NAND快閃記憶體陣列。

11.根據權利要求1所述的記憶體，其特征在于其中所述的多個記憶胞安排成一虛擬接地與非門NAND快閃記憶體陣列。