[發明專利]CMOS一次性可編程只讀存儲器及其制造方法無效

申請號：	201110398708.3	申請日：	2011-12-05
公開（公告）號：	CN102427066A	公開（公告）日：	2012-04-25
發明（設計）人：	劉建華	申請（專利權）人：	上海先進半導體制造股份有限公司
主分類號：	H01L21/8246	分類號：	H01L21/8246;H01L27/112
代理公司：	上海專利商標事務所有限公司 31100	代理人：	陳亮
地址：	200233 ***	國省代碼：	上海;31
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	cmos 一次性可編程只讀存儲器及其制造方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明涉及半導體器件制造技術領域，具體來說，本發明涉及一種CMOS一次性可編程只讀存儲器(OTP?ROM)及其制造方法。

背景技術

一次性可編程只讀存儲器(OTP?ROM)是微控制器(MCU)的一種存儲器類型。掩模只讀存儲器(Mask?ROM)的MCU價格便宜，但程序在出廠時已經固化，適合程序固定不變的應用場合。閃存(Flash)與電可擦寫可編程只讀存儲器(EEPROM)的MCU程序可以反復擦寫，靈活性很強，但結構工藝復雜、開發周期長、價格較高，適合對價格不敏感或要求很高的應用場合或做開發用途。而OTPROM的MCU價格介于兩者之間，同時又擁有一次可編程的能力，特別是目前廣泛應用于嵌入式、小容量的CMOS。OTP?ROM能與CMOS的工藝完全兼容，不需要增加任何額外的層次與工藝。OTP?ROM結構的核與周邊電路用都采用低壓PMOS或低壓NMOS，可以被廣泛應用于電源管理、LCD/LED驅動、汽車電子等方面。

存儲器產品的可靠性尤其是擦寫次數(endurance)與電荷的保持時間(data?retention)兩項性能是至關重要的，將是開發過程中最重要的環節。0.35μm?CMOSOTP?ROM是一層多晶形成浮柵(FG)(存儲電荷)的存儲器，OTP?ROM的核由兩個PMOS或一個NMOS與一個PMOS構成，與0.35μm?CMOS工藝完全兼容。但0.35μm通用技術工藝中的側墻(spacer)工藝與金屬硅化物(Salicide)形成工藝將會影響OTP?ROM的電荷的保持時間(data?retention)性能，因為CMOS?OTP?ROM的浮柵(電荷存儲區)要靠柵極側墻(gate?spacer)、金屬硅化物阻擋層的二氧化硅和柵極氧化層(gate?oxide)包裹。

目前0.35μm?CMOS工藝中的側墻是二氧化硅(LPTEOS)形成肩型(shoulder型)，該肩型二氧化硅(LPTEOS)側墻的頂端在與OTP?ROM浮柵的接觸處二氧化硅(LPTEOS)很薄，特別是后續工藝中與清洗相關的步驟會損失OTP?ROM浮柵的側墻的二氧化硅(LPTEOS)，造成OTP?ROM浮柵的邊緣裸露在外。而金屬硅化物的形成是自對準工藝，CMOS?OTP?ROM的浮柵表面不形成金屬硅化物，在工藝中由光阻把浮柵表面的二氧化硅阻擋層(SBK，Silicide?Block)保護起來，在CMOS?OTP的核中SBK(光阻)只在浮柵上，如果金屬硅化物的阻擋層與工藝處理不好，將損傷浮柵表面特別浮柵周邊的二氧化硅阻擋層，雖然后面還有后段工藝的ILD層，但ILD膜(PETEOS)的質量不能很好地把浮柵包裹好。目前0.35μmCMOS的通常工藝將很難確保CMOS?OTP?ROM的電荷的保持時間(data?retention)的性能且穩定性也差。

發明內容

本發明所要解決的技術問題是一種CMOS一次性可編程只讀存儲器及其制造方法，使電荷的保持時間性能得到很大的改善且工藝穩定可靠。

為解決上述技術問題，本發明提供一種CMOS一次性可編程只讀存儲器的制造方法，所述存儲器包括控制管和存儲管，所述制造方法包括步驟：

提供P型硅襯底，其中形成有N阱；

在所述N阱的兩側形成局部氧化隔離，以及在所述P型硅襯底上、所述N阱的上表面形成所述控制管和所述存儲管的柵極氧化層、柵極和輕摻雜漏；

在所述存儲器的表面依次淀積二氧化硅層和氮化硅層；

采用干法刻蝕法刻蝕所述二氧化硅層和所述氮化硅層，在所述柵極兩側分別形成肩型側墻；以及

對所述存儲器進行后續源/漏注入工藝。

可選地，所述制造方法在源/漏注入工藝之后還包括步驟：

在所述存儲器的表面依次淀積第一阻擋層和第二阻擋層；

采用半導體光刻技術，用光刻膠將所述存儲管的柵極上方的所述第一阻擋層和所述第二阻擋層遮蓋，同時將所述控制管的柵極與各源/漏區域打開；

依次采用干法刻蝕法和濕法刻蝕法將未被所述光刻膠遮蓋的所述第二阻擋層和所述第一阻擋層去除；